Conversor analógico a digital

Sistema que convierte una señal analógica en una señal digital

"A2D" vuelve a dirigir aquí. Para el avión de ataque de la Armada de los EE . UU . , Consulte Douglas A2D Skyshark .

Convertidor de analógico a digital multiplexado estéreo de 4 canales WM8775SEDS fabricado por Wolfson Microelectronics colocado en una tarjeta de sonido X-Fi Fatal1ty Pro .

En electrónica , un convertidor de analógico a digital ( ADC , A / D o A-to-D ) es un sistema que convierte una señal analógica , como un sonido captado por un micrófono o una luz que ingresa a una cámara digital , en una señal digital . Un ADC también puede proporcionar una medición aislada, como un dispositivo electrónico que convierte una tensión o corriente analógica de entrada en un número digital que representa la magnitud de la tensión o la corriente. Normalmente, la salida digital es un complemento a dos. número binario que es proporcional a la entrada, pero hay otras posibilidades.

Hay varias arquitecturas ADC . Debido a la complejidad y la necesidad de componentes que coincidan con precisión , todos los ADC, excepto los más especializados, se implementan como circuitos integrados (IC). Por lo general, adoptan la forma de chips de circuitos integrados de señal mixta de semiconductores de óxido de metal (MOS) que integran circuitos analógicos y digitales .

Un convertidor de digital a analógico (DAC) realiza la función inversa; convierte una señal digital en una señal analógica.

Explicación

Un ADC convierte una señal analógica de tiempo continuo y amplitud continua en una señal digital de tiempo discreto y amplitud discreta . La conversión implica la cuantificación de la entrada, por lo que necesariamente introduce una pequeña cantidad de error o ruido. Además, en lugar de realizar la conversión continuamente, un ADC realiza la conversión periódicamente, muestreando la entrada, limitando el ancho de banda permisible de la señal de entrada.

El rendimiento de un ADC se caracteriza principalmente por su ancho de banda y su relación señal / ruido (SNR). El ancho de banda de un ADC se caracteriza principalmente por su frecuencia de muestreo . La SNR de un ADC está influenciada por muchos factores, incluida la resolución , linealidad y precisión (qué tan bien los niveles de cuantificación coinciden con la verdadera señal analógica), aliasing y jitter . La SNR de un ADC a menudo se resume en términos de su número efectivo de bits (ENOB), el número de bits de cada medida que devuelve que, en promedio, no son ruido.. Un ADC ideal tiene un ENOB igual a su resolución. Los ADC se eligen para que coincidan con el ancho de banda y la SNR requerida de la señal a digitalizar. Si un ADC opera a una frecuencia de muestreo superior al doble del ancho de banda de la señal, entonces, según el teorema de muestreo de Nyquist-Shannon , es posible una reconstrucción perfecta. La presencia de error de cuantificación limita la SNR incluso de un ADC ideal. Sin embargo, si la SNR del ADC excede la de la señal de entrada, sus efectos pueden despreciarse dando como resultado una representación digital esencialmente perfecta de la señal de entrada analógica.

Resolución

Fig. 1. Un esquema de codificación ADC de 8 niveles.

La resolución del convertidor indica el número de valores diferentes, es decir, discretos, que puede producir en el rango permitido de valores de entrada analógica. Por tanto, una resolución particular determina la magnitud del error de cuantificación y, por tanto, determina la máxima relación señal-ruido posible para un ADC ideal sin el uso de sobremuestreo . Las muestras de entrada generalmente se almacenan electrónicamente en forma binaria dentro del ADC, por lo que la resolución generalmente se expresa como la profundidad de bits de audio . En consecuencia, el número de valores discretos disponibles suele ser una potencia de dos. Por ejemplo, un ADC con una resolución de 8 bits puede codificar una entrada analógica a uno en 256 niveles diferentes (2 ⁸ = 256). Los valores pueden representar los rangos de 0 a 255 (es decir, como enteros sin signo) o de −128 a 127 (es decir, como enteros con signo), dependiendo de la aplicación.

La resolución también puede definirse eléctricamente y expresarse en voltios . El cambio de voltaje requerido para garantizar un cambio en el nivel del código de salida se denomina voltaje de bit menos significativo (LSB). La resolución Q del ADC es igual al voltaje LSB. La resolución de voltaje de un ADC es igual a su rango de medición de voltaje total dividido por el número de intervalos:

${\displaystyle Q={\dfrac {E_{\mathrm {FSR} }}{2^{M}}},}$

donde M es la resolución del ADC en bits y E _FSR es el rango de voltaje de escala completa (también llamado 'intervalo'). E _FSR viene dado por

${\displaystyle E_{\mathrm {FSR} }=V_{\mathrm {RefHi} }-V_{\mathrm {RefLow} },\,}$

donde V _RefHi y V _RefLow son los extremos superior e inferior, respectivamente, de los voltajes que se pueden codificar.

Normalmente, el número de intervalos de voltaje viene dado por

${\displaystyle N=2^{M},\,}$

donde M es la resolución del ADC en bits. ^[1]

Es decir, se asigna un intervalo de voltaje entre dos niveles de código consecutivos.

Ejemplo:

• Esquema de codificación como en la figura 1
• Rango de medición de escala completa = 0 a 1 voltio
• La resolución de ADC es de 3 bits: 2 ³ = 8 niveles de cuantificación (códigos)
• Resolución de voltaje ADC, Q = 1 V / 8 = 0,125 V.

En muchos casos, la resolución útil de un convertidor está limitada por la relación señal-ruido (SNR) y otros errores en el sistema general expresados ​​como ENOB.

Comparación de la cuantificación de una sinusoide a 64 niveles (6 bits) y 256 niveles (8 bits). El ruido aditivo creado por la cuantificación de 6 bits es 12 dB mayor que el ruido creado por la cuantificación de 8 bits. Cuando la distribución espectral es plana, como en este ejemplo, la diferencia de 12 dB se manifiesta como una diferencia medible en los pisos de ruido.

Error de cuantificación

Conversión analógica a digital como se muestra en la fig. 1 y fig. 2.

El error de cuantificación es introducido por la cuantificación inherente a un ADC ideal. Es un error de redondeo entre el voltaje de entrada analógica al ADC y el valor digitalizado de salida. El error no es lineal y depende de la señal. En un ADC ideal, donde el error de cuantificación se distribuye uniformemente entre -1/2 LSB y +1/2 LSB, y la señal tiene una distribución uniforme que cubre todos los niveles de cuantificación, la relación señal-ruido de cuantificación (SQNR) es dada por

${\displaystyle \mathrm {SQNR} =20\log _{10}(2^{Q})\approx 6.02\cdot Q\ \mathrm {dB} \,\!}$^[2]

donde Q es el número de bits de cuantificación. Por ejemplo, para un ADC de 16 bits , el error de cuantificación es 96,3 dB por debajo del nivel máximo.

El error de cuantificación se distribuye de CC a la frecuencia de Nyquist . En consecuencia, si no se usa parte del ancho de banda del ADC, como es el caso del sobremuestreo , parte del error de cuantificación ocurrirá fuera de banda , mejorando efectivamente el SQNR para el ancho de banda en uso. En un sistema sobremuestreado, la configuración de ruido se puede utilizar para aumentar aún más la SQNR al forzar más errores de cuantificación fuera de banda.

Dither

Artículo principal: dither

En los ADC, el rendimiento generalmente se puede mejorar mediante el dither . Se trata de una cantidad muy pequeña de ruido aleatorio (por ejemplo, ruido blanco ), que se agrega a la entrada antes de la conversión. Su efecto es aleatorizar el estado del LSB en función de la señal. En lugar de que la señal simplemente se corte por completo a niveles bajos, amplía el rango efectivo de señales que el ADC puede convertir, a expensas de un ligero aumento de ruido. Tenga en cuenta que el tramado solo puede aumentar la resolución de un muestreador. No puede mejorar la linealidad y, por lo tanto, la precisión no necesariamente mejora.

La distorsión de cuantificación en una señal de audio de muy bajo nivel con respecto a la profundidad de bits del ADC se correlaciona con la señal y los sonidos distorsionados y desagradables. Con el tramado, la distorsión se transforma en ruido. La señal no distorsionada se puede recuperar con precisión promediando a lo largo del tiempo. El difuminado también se utiliza en la integración de sistemas como los medidores de electricidad . Dado que los valores se suman, el difuminado produce resultados que son más exactos que el LSB del convertidor analógico a digital.

El tramado se aplica a menudo cuando se cuantifican imágenes fotográficas a un número menor de bits por píxel; la imagen se vuelve más ruidosa pero a la vista se ve mucho más realista que la imagen cuantificada, que de lo contrario se convierte en bandas . Este proceso análogo puede ayudar a visualizar el efecto de la vibración en una señal de audio analógica que se convierte a digital.

Precisión

Un ADC tiene varias fuentes de errores. El error de cuantificación y (asumiendo que el ADC está destinado a ser lineal) la no linealidad son intrínsecos a cualquier conversión de analógico a digital. Estos errores se miden en una unidad denominada bit menos significativo (LSB). En el ejemplo anterior de un ADC de ocho bits, un error de un LSB es 1/256 del rango de señal completo, o aproximadamente 0,4%.

No linealidad

Todos los ADC sufren errores de no linealidad causados ​​por sus imperfecciones físicas, lo que hace que su salida se desvíe de una función lineal (o alguna otra función, en el caso de un ADC deliberadamente no lineal) de su entrada. En ocasiones, estos errores pueden mitigarse mediante la calibración o evitarse mediante pruebas. Los parámetros importantes para la linealidad son la no linealidad integral y la no linealidad diferencial . Estas no linealidades introducen una distorsión que puede reducir el rendimiento de la relación señal / ruido del ADC y, por lo tanto, reducir su resolución efectiva.

Jitter

Al digitalizar una onda sinusoidal , el uso de un reloj de muestreo no ideal dará lugar a cierta incertidumbre en el momento de registrar las muestras. Siempre que la incertidumbre del tiempo de muestreo real debido a la fluctuación del reloj sea , el error causado por este fenómeno se puede estimar como . Esto dará como resultado un ruido grabado adicional que reducirá el número efectivo de bits (ENOB) por debajo del predicho solo por el error de cuantificación . El error es cero para CC, pequeño a bajas frecuencias, pero significativo con señales de alta amplitud y alta frecuencia. El efecto de la fluctuación de fase en el rendimiento se puede comparar con el error de cuantificación:, donde q es el número de bits ADC. ^{[ cita requerida ]}${\displaystyle x(t)=A\sin {(2\pi f_{0}t)}}$${\displaystyle \Delta t}$${\displaystyle E_{ap}\leq |x'(t)\Delta t|\leq 2A\pi f_{0}\Delta t}$${\displaystyle \Delta t<{\frac {1}{2^{q}\pi f_{0}}}}$

Tamaño de salida (bits)	Frecuencia de la señal
	1 Hz	1 kHz	10 kHz	1 MHz	10 MHz	100 MHz	1 GHz
8	1.243 µs	1,24 µs	124 ns	1,24 ns	124 ps	12,4 ps	1,24 ps
10	311 µs	311 ns	31,1 ns	311 ps	31,1 ps	3,11 ps	0,31 ps
12	77,7 µs	77,7 ns	7.77 ns	77,7 ps	7,77 ps	0,78 ps	0,08 ps ("77,7fs")
14	19,4 µs	19,4 ns	1,94 ns	19,4 ps	1,94 ps	0,19 ps	0,02 ps ("19,4 fs")
dieciséis	4,86 µs	4.86 ns	486 ps	4.86 ps	0,49 ps	0,05 ps ("48,5 fs")	-
18	1,21 µs	1,21 ns	121 ps	1,21 ps	0,12 ps	-	-
20	304 ns	304 ps	30,4 ps	0,30 ps ("303,56 fs")	0,03 ps ("30,3 fs")	-	-
24	18,9 ns	18,9 ps	1,89 ps	0,019 ps ("18,9 fs")	-	-	-

La fluctuación del reloj se debe al ruido de fase . ^{[3] [4]} La resolución de los ADC con un ancho de banda de digitalización entre 1 MHz y 1 GHz está limitada por la fluctuación. ^[5] Para conversiones de menor ancho de banda, como cuando se toman muestras de señales de audio a 44,1 kHz, la fluctuación del reloj tiene un impacto menos significativo en el rendimiento. ^[6]

Tasa de muestreo

Artículo principal: Tasa de muestreo

Una señal analógica es continua en el tiempo y es necesario convertirla en un flujo de valores digitales. Por tanto, es necesario definir la velocidad a la que se muestrean los nuevos valores digitales de la señal analógica. La tasa de nuevos valores se denomina tasa de muestreo o frecuencia de muestreo del convertidor. Se puede muestrear una señal de banda limitada que varía continuamente y luego la señal original se puede reproducir a partir de los valores de tiempo discreto mediante un filtro de reconstrucción . El teorema de muestreo de Nyquist-Shannon implica que una reproducción fiel de la señal original solo es posible si la frecuencia de muestreo es superior al doble de la frecuencia más alta de la señal.

Dado que un ADC práctico no puede realizar una conversión instantánea, el valor de entrada debe mantenerse necesariamente constante durante el tiempo que el convertidor realiza una conversión (llamado tiempo de conversión ). Un circuito de entrada llamado muestreo y retención realiza esta tarea; en la mayoría de los casos, usa un capacitor para almacenar el voltaje analógico en la entrada y usa un interruptor electrónico o compuerta para desconectar el capacitor de la entrada. Muchos circuitos integrados de ADC incluyen el subsistema de muestreo y retención internamente.

Alias

Artículo principal: Aliasing

Un ADC funciona muestreando el valor de la entrada a intervalos discretos en el tiempo. Siempre que la entrada se muestree por encima de la tasa de Nyquist , definida como el doble de la frecuencia de interés más alta, se pueden reconstruir todas las frecuencias de la señal. Si se muestrean frecuencias por encima de la mitad de la tasa de Nyquist, se detectan incorrectamente como frecuencias más bajas, un proceso denominado aliasing. El aliasing ocurre porque el muestreo instantáneo de una función en dos o menos veces por ciclo da como resultado ciclos perdidos y, por lo tanto, la aparición de una frecuencia incorrectamente más baja. Por ejemplo, una onda sinusoidal de 2 kHz muestreada a 1,5 kHz se reconstruiría como una onda sinusoidal de 500 Hz.

Para evitar el aliasing, la entrada a un ADC debe tener un filtro de paso bajo para eliminar las frecuencias por encima de la mitad de la frecuencia de muestreo. Este filtro se denomina filtro anti-aliasing y es esencial para un sistema ADC práctico que se aplica a señales analógicas con contenido de frecuencia superior. En aplicaciones donde la protección contra el aliasing es esencial, el sobremuestreo puede usarse para reducirlo en gran medida o incluso eliminarlo.

Aunque el aliasing en la mayoría de los sistemas no es deseado, se puede aprovechar para proporcionar una mezcla descendente simultánea de una señal de alta frecuencia de banda limitada (ver submuestreo y mezclador de frecuencia ). El alias es efectivamente el heterodino más bajo de la frecuencia de la señal y la frecuencia de muestreo. ^[7]

Sobremuestreo

Artículo principal: Sobremuestreo

Por economía, las señales a menudo se muestrean a la velocidad mínima requerida, con el resultado de que el error de cuantificación introducido es el ruido blanco que se extiende por toda la banda de paso del convertidor. Si se muestrea una señal a una velocidad mucho más alta que la de Nyquist y luego se filtra digitalmente para limitarla al ancho de banda de la señal, se obtienen las siguientes ventajas:

• El sobremuestreo puede facilitar la realización de filtros anti-aliasing analógicos
• Profundidad de bits de audio mejorada
• Ruido reducido, especialmente cuando se emplea modelado de ruido además del sobremuestreo.

El sobremuestreo se usa típicamente en ADC de frecuencia de audio donde la frecuencia de muestreo requerida (típicamente 44.1 o 48 kHz) es muy baja en comparación con la velocidad de reloj de los circuitos de transistores típicos (> 1 MHz). En este caso, el rendimiento del ADC se puede aumentar en gran medida a un costo mínimo o nulo. Además, como las señales con alias también suelen estar fuera de banda, el alias a menudo se puede eliminar por completo utilizando filtros de muy bajo costo.

Velocidad y precisión relativas

La velocidad de un ADC varía según el tipo. El Wilkinson ADC está limitado por la frecuencia de reloj que es procesable por los circuitos digitales actuales. Para un ADC de aproximación sucesiva , el tiempo de conversión se escala con el logaritmo de la resolución, es decir, el número de bits. Los Flash ADC son sin duda el tipo más rápido de los tres; La conversión se realiza básicamente en un solo paso paralelo.

Existe una compensación potencial entre velocidad y precisión. Los ADC flash tienen desviaciones e incertidumbres asociadas con los niveles de comparación que dan como resultado una linealidad deficiente. En menor medida, la linealidad deficiente también puede ser un problema para los ADC de aproximación sucesiva. Aquí, la no linealidad surge de la acumulación de errores de los procesos de resta. Los ADC de Wilkinson tienen la mejor linealidad de los tres. ^{[8] [9]}

Principio de escala móvil

La escala móvil o el método de aleatorización se pueden emplear para mejorar en gran medida la linealidad de cualquier tipo de ADC, pero especialmente los tipos flash y de aproximación sucesiva. Para cualquier ADC, el mapeo del voltaje de entrada al valor de salida digital no es exactamente una función de piso o techo como debería ser. En condiciones normales, un pulso de una amplitud particular siempre se convierte al mismo valor digital. El problema radica en que los rangos de valores analógicos para los valores digitalizados no son todos del mismo ancho, y la linealidad diferencialdisminuye proporcionalmente con la divergencia del ancho promedio. El principio de escala móvil utiliza un efecto de promediado para superar este fenómeno. Se agrega un voltaje analógico aleatorio, pero conocido, al voltaje de entrada muestreado. Luego se convierte a formato digital y se resta la cantidad digital equivalente, restableciéndola a su valor original. La ventaja es que la conversión se ha realizado en un punto aleatorio. La distribución estadística de los niveles finales se decide mediante un promedio ponderado sobre una región del rango del ADC. Esto a su vez lo insensibiliza al ancho de cualquier nivel específico. ^{[10] [11]}

Tipos

Estas son varias formas comunes de implementar un ADC electrónico.

Conversión directa

Artículo principal: Flash ADC

Un ADC de conversión directa o flash tiene un banco de comparadores que muestrean la señal de entrada en paralelo, cada uno disparando para un rango de voltaje específico. El banco comparador alimenta un circuito lógico que genera un código para cada rango de voltaje.

Los ADC de este tipo tienen un tamaño de matriz grande y una alta disipación de potencia. A menudo se utilizan para video , comunicaciones de banda ancha u otras señales rápidas en almacenamiento óptico y magnético .

El circuito consta de una red de divisores resistivos, un conjunto de comparadores de amplificador operacional y un codificador de prioridad. Se incorpora una pequeña cantidad de histéresis en el comparador para resolver cualquier problema en los límites de voltaje. En cada nodo del divisor resistivo, está disponible un voltaje de comparación. El propósito del circuito es comparar el voltaje de entrada analógica con cada uno de los voltajes de nodo.

El circuito tiene la ventaja de ser de alta velocidad, ya que la conversión se realiza de forma simultánea en lugar de secuencial. El tiempo de conversión típico es de 100 ns o menos. El tiempo de conversión está limitado solo por la velocidad del comparador y del codificador de prioridad. Este tipo de ADC tiene la desventaja de que la cantidad de comparadores requeridos casi se duplica por cada bit agregado. Además, cuanto mayor es el valor de n, más complejo es el codificador de prioridad.

Aproximación sucesiva

Un ADC de aproximación sucesiva utiliza un comparador y una búsqueda binaria para estrechar sucesivamente un rango que contiene el voltaje de entrada. En cada paso sucesivo, el convertidor compara el voltaje de entrada con la salida de un convertidor interno de digital a analógico que inicialmente representa el punto medio del rango de voltaje de entrada permitido. En cada paso de este proceso, la aproximación se almacena en un registro de aproximación sucesivo (SAR) y la salida del convertidor de digital a analógico se actualiza para una comparación en un rango más estrecho.

Comparación de rampa

Un ADC de comparación de rampa produce una señal de diente de sierra que aumenta o disminuye y luego vuelve rápidamente a cero. Cuando comienza la rampa, un temporizador comienza a contar. Cuando el voltaje de la rampa coincide con la entrada, se dispara un comparador y se registra el valor del temporizador. Los convertidores de rampa temporizada se pueden implementar de forma económica, ^[a] sin embargo, el tiempo de rampa puede ser sensible a la temperatura porque el circuito que genera la rampa es a menudo un simple integrador analógico . Un convertidor más preciso utiliza un contador cronometrado que impulsa un DAC . Una ventaja especial del sistema de comparación de rampa es que la conversión de una segunda señal solo requiere otro comparador y otro registro para almacenar el valor del temporizador. Para reducir la sensibilidad a los cambios de entrada durante la conversión,sample and hold puede cargar un capacitor con el voltaje de entrada instantáneo y el convertidor puede medir el tiempo requerido para descargar con una corriente constante .

Wilkinson

El ADC de Wilkinson fue diseñado por Denys Wilkinson en 1950. El ADC de Wilkinson se basa en la comparación de un voltaje de entrada con el producido por un capacitor de carga. Se permite que el capacitor se cargue hasta que un comparador determine que coincide con el voltaje de entrada. Luego, el condensador se descarga linealmente. El tiempo necesario para descargar el condensador es proporcional a la amplitud del voltaje de entrada. Mientras se descarga el condensador, un registro cuenta los pulsos de un reloj oscilador de alta frecuencia. El número de pulsos de reloj registrados en el registro también es proporcional al voltaje de entrada. ^{[13] [14]}

Integrando

Un ADC integrador (también ADC de pendiente doble o de pendiente múltiple ) aplica el voltaje de entrada desconocido a la entrada de un integradory permite que el voltaje aumente durante un período de tiempo fijo (el período de aceleración). Luego, se aplica al integrador un voltaje de referencia conocido de polaridad opuesta y se le permite aumentar hasta que la salida del integrador vuelve a cero (el período de reducción). El voltaje de entrada se calcula en función del voltaje de referencia, el período de tiempo de aceleración constante y el período de tiempo de desaceleración medido. La medición del tiempo de inactividad generalmente se realiza en unidades del reloj del convertidor, por lo que los tiempos de integración más largos permiten resoluciones más altas. Asimismo, la velocidad del convertidor se puede mejorar sacrificando la resolución. Los convertidores de este tipo (o variaciones del concepto) se utilizan en la mayoría de los voltímetros digitales por su linealidad y flexibilidad.

Equilibrio de carga ADC

El principio del ADC de equilibrio de carga es convertir primero la señal de entrada a una frecuencia utilizando un convertidor de voltaje a frecuencia . Luego, esta frecuencia se mide mediante un contador y se convierte en un código de salida proporcional a la entrada analógica. La principal ventaja de estos convertidores es que es posible transmitir frecuencia incluso en un entorno ruidoso o de forma aislada. Sin embargo, la limitación de este circuito es que la salida del convertidor de voltaje a frecuencia depende de un producto RC cuyo valor no se puede mantener con precisión sobre la temperatura y el tiempo.

ADC de doble pendiente

La parte analógica del circuito consta de un búfer de alta impedancia de entrada, un integrador de precisión y un comparador de voltaje. El convertidor primero integra la señal de entrada analógica por una duración fija y luego integra una tensión de referencia interna de polaridad opuesta hasta que la salida del integrador es cero. La principal desventaja de este circuito es la larga duración. Son especialmente adecuados para la medición precisa de señales que varían lentamente, como termopares y balanzas .

Codificado en delta

Un ADC con codificación delta o una rampa de contador tiene un contador ascendente y descendente que alimenta un convertidor de digital a analógico (DAC). La señal de entrada y el DAC van a un comparador. El comparador controla el contador. El circuito usa retroalimentación negativadel comparador para ajustar el contador hasta que la salida del DAC esté lo suficientemente cerca de la señal de entrada. El número se lee en el contador. Los convertidores delta tienen rangos muy amplios y alta resolución, pero el tiempo de conversión depende del nivel de la señal de entrada, aunque siempre se garantiza el peor de los casos. Los convertidores delta suelen ser muy buenas opciones para leer señales del mundo real. La mayoría de las señales de los sistemas físicos no cambian abruptamente. Algunos convertidores combinan los enfoques de aproximación delta y sucesivos; esto funciona especialmente bien cuando se sabe que las altas frecuencias son de pequeña magnitud.

Canalizado

Un ADC canalizado (también llamado cuantificador de subrango ) utiliza dos o más pasos de subrango. Primero, se realiza una conversión aproximada. En un segundo paso, la diferencia con la señal de entrada se determina con un convertidor de digital a analógico (DAC). Esta diferencia luego se convierte más fina y los resultados se combinan en un último paso. Esto puede considerarse un refinamiento del ADC de aproximación sucesiva en el que la señal de referencia de retroalimentación consiste en la conversión intermedia de un rango completo de bits (por ejemplo, cuatro bits) en lugar de solo el siguiente bit más significativo. Al combinar los méritos de la aproximación sucesiva y los ADC flash, este tipo es rápido, tiene una alta resolución y solo requiere un tamaño de troquel pequeño.

Sigma-delta

Un ADC sigma-delta (también conocido como ADC delta-sigma ) sobremuestra la señal deseada en un factor grande y filtra la banda de señal deseada. Por lo general, se convierte una cantidad menor de bits de los necesarios mediante un ADC Flash después del filtro. La señal resultante, junto con el error generado por los niveles discretos del Flash, se retroalimenta y se resta de la entrada al filtro. Esta retroalimentación negativa tiene el efecto de que el ruido modele el error debido al Flash de modo que no aparezca en las frecuencias de señal deseadas. Un filtro digital (filtro de diezmado) sigue al ADC que reduce la frecuencia de muestreo, filtra la señal de ruido no deseada y aumenta la resolución de la salida ( modulación sigma-delta , también llamadamodulación delta-sigma ).

Intercalado en el tiempo

Un ADC intercalado en el tiempo utiliza M ADC paralelos donde cada ADC muestrea datos cada M: ésimo ciclo del reloj de muestreo efectivo. El resultado es que la frecuencia de muestreo aumenta M veces en comparación con lo que puede administrar cada ADC individual. En la práctica, las diferencias individuales entre los M ADC degradan el rendimiento general reduciendo el rango dinámico libre de espurios (SFDR). ^[15] Sin embargo, existen tecnologías para corregir estos errores de desajuste entrelazados en el tiempo.

Etapa de FM intermedia

Un ADC con etapa de FM intermedia primero usa un convertidor de voltaje a frecuencia para convertir la señal deseada en una señal oscilante con una frecuencia proporcional al voltaje de la señal deseada, y luego usa un contador de frecuencia para convertir esa frecuencia en un conteo digital. proporcional al voltaje de señal deseado. Los tiempos de integración más largos permiten resoluciones más altas. Asimismo, la velocidad del convertidor se puede mejorar sacrificando la resolución. Las dos partes del ADC pueden estar muy separadas, con la señal de frecuencia pasada a través de un optoaislador o transmitida de forma inalámbrica. Algunos de estos ADC utilizan modulación de frecuencia de onda sinusoidal o cuadrada ; otros usan modulación de frecuencia de pulso. Dichos ADC fueron una vez la forma más popular de mostrar una pantalla digital del estado de un sensor analógico remoto. ^{[16] [17] [18] [19] [20]}

Otros tipos

Puede haber otros ADC que utilicen una combinación de electrónica y otras tecnologías . Un convertidor de analógico a digital de extensión temporal (TS-ADC) digitaliza una señal analógica de ancho de banda muy amplio, que no puede ser digitalizada por un ADC electrónico convencional, alargando el tiempo de la señal antes de la digitalización. Por lo general, utiliza una interfaz de preprocesador fotónico para estirar el tiempo de la señal, lo que efectivamente ralentiza la señal en el tiempo y comprime su ancho de banda. Como resultado, un backend electrónico ADC, que habría sido demasiado lento para capturar la señal original, ahora puede capturar esta señal ralentizada. Para la captura continua de la señal, la interfaz también divide la señal en múltiples segmentos además de la extensión del tiempo. Cada segmento es digitalizado individualmente por un ADC electrónico separado. Finalmente, un procesador de señal digital reorganiza las muestras y elimina cualquier distorsión agregada por la interfaz para producir los datos binarios que son la representación digital de la señal analógica original.

Comercial

Esta sección no cita ninguna fuente . Por favor, ayuda a mejorar esta sección mediante la adición de citas de fuentes confiables . El material no obtenido puede ser cuestionado y eliminado . ( Julio de 2018 ) ( Obtenga información sobre cómo y cuándo eliminar este mensaje de plantilla )

Los ADC comerciales se implementan generalmente como circuitos integrados . La mayoría de los convertidores muestrean con una resolución de 6 a 24 bits y producen menos de 1 megamuestra por segundo. El ruido térmico generado por componentes pasivos como resistencias enmascara la medición cuando se desea una resolución más alta. Para aplicaciones de audio y temperaturas en la habitación, dicho ruido suele ser un poco menos de 1 μV (microvoltio) de ruido blanco . Si el MSB corresponde a una señal de salida estándar de 2 V , esto se traduce en un rendimiento de ruido limitado que es inferior a 20 ~ 21 bits y evita la necesidad de interpolación.. A partir de febrero de 2002, se encuentran disponibles convertidores de mega y gigamuestra por segundo. Se requieren conversores de megamuestra en cámaras de video digitales , tarjetas de captura de video y tarjetas sintonizadoras de TV para convertir videos analógicos de alta velocidad en archivos de video digitales. Los convertidores comerciales suelen tener un error de ± 0,5 a ± 1,5 LSB en su salida.

En muchos casos, la parte más cara de un circuito integrado son los pines, porque hacen que el paquete sea más grande, y cada pin tiene que estar conectado al silicio del circuito integrado. Para guardar pines, es común que los ADC lentos envíen sus datos un bit a la vez a través de una interfaz serial a la computadora, con el siguiente bit saliendo cuando una señal de reloj cambia de estado, digamos de 0 a 5 V. Esto ahorra bastante unos pocos pines en el paquete ADC, y en muchos casos, no hace que el diseño general sea más complejo (incluso los microprocesadores que usan E / S mapeadas en memoria solo necesitan unos pocos bits de un puerto para implementar un bus serie a un ADC) . Los ADC comerciales a menudo tienen varias entradas que alimentan el mismo convertidor, generalmente a través de unmultiplexor . Los diferentes modelos de ADC pueden incluir circuitos de muestreo y retención , amplificadores de instrumentación o entradas diferenciales , donde la cantidad medida es la diferencia entre dos voltajes.

Aplicaciones

Grabación de música

Los convertidores de analógico a digital son parte integral de la tecnología de reproducción de música de la era 2000 y la grabación de sonido basada en estaciones de trabajo de audio digital . Las personas a menudo producen música en computadoras usando una grabación analógica y, por lo tanto, necesitan convertidores de analógico a digital para crear los flujos de datos de modulación de código de pulso (PCM) que van a discos compactos y archivos de música digital. La cosecha actual de convertidores de analógico a digital utilizados en música puede muestrear a velocidades de hasta 192 kilohercios . Existe abundante literatura sobre estos temas, pero las consideraciones comerciales a menudo juegan un papel importante. Muchos estudios de grabación graban en modulación de código de pulso (PCM) de 24 bits / 96 kHz (o superior) o Direct Stream Digital(DSD) y luego reduzca o diezme la señal para la producción de audio digital de disco compacto (44,1 kHz) o a 48 kHz para las aplicaciones de transmisión de radio y televisión de uso común debido a la frecuencia Nyquist y el rango de audición de los humanos.

Procesamiento de señales digitales

Los ADC son necesarios para procesar, almacenar o transportar prácticamente cualquier señal analógica en forma digital. Las tarjetas sintonizadoras de TV , por ejemplo, utilizan convertidores rápidos de vídeo analógico a digital. Los convertidores lentos en chip de 8, 10, 12 o 16 bits de analógico a digital son comunes en los microcontroladores . Los osciloscopios de almacenamiento digital necesitan convertidores de analógico a digital muy rápidos, también cruciales para la radio definida por software y sus nuevas aplicaciones.

Instrumentos científicos

Los sistemas de imágenes digitales suelen utilizar convertidores de analógico a digital para digitalizar píxeles . Algunos sistemas de radar suelen utilizar convertidores de analógico a digital para convertir la intensidad de la señal en valores digitales para su posterior procesamiento . Muchos otros sistemas de teledetección e in situ suelen utilizar tecnología análoga. El número de bits binarios en los valores numéricos digitalizados resultantes refleja la resolución, el número de niveles discretos únicos de cuantificación (procesamiento de señales) . La correspondencia entre la señal analógica y la señal digital depende del error de cuantificación. El proceso de cuantificación debe ocurrir a una velocidad adecuada, una restricción que puede limitar la resolución de la señal digital. Muchos sensores de instrumentos científicos producen una señal analógica; temperatura , presión , pH , intensidad de la luz , etc. Todas estas señales se pueden amplificar y alimentar a un ADC para producir un número digital proporcional a la señal de entrada.

Codificador rotatorio

Algunos dispositivos no electrónicos o solo parcialmente electrónicos, como los codificadores rotativos , también pueden considerarse ADC. Normalmente, la salida digital de un ADC será un número binario en complemento a dos que es proporcional a la entrada. Un codificador puede generar un código Gray .

Mostrando

FHD TV y FHD Monitor necesitan ADC para procesar la señal analógica, por ejemplo, la entrada del conector VGA .

Símbolo eléctrico

Probando

La prueba de un convertidor analógico a digital requiere una fuente de entrada analógica y hardware para enviar señales de control y capturar la salida de datos digitales. Algunos ADC también requieren una fuente precisa de señal de referencia.

Los parámetros clave para probar un ADC son:

1. Error de compensación de CC
2. Error de ganancia de CC
3. Relación señal / ruido (SNR)
4. Distorsión armónica total (THD)
5. No linealidad integral (INL)
6. No linealidad diferencial (DNL)
7. Rango dinámico libre espurio
8. Disipación de potencia

Ver también

• Codificación predictiva adaptativa , un tipo de ADC en el que el valor de la señal se predice mediante una función lineal
• Códec de audio
• Codificador beta
• Digitalización
• Procesamiento de señales digitales
• Linealidad integral
• Módem

Notas

1. Se puede implementar un convertidor de rampa muy simple (no lineal) con un microcontrolador y un resistor y condensador. ^[12]

Referencias

1. "Principios de conversión y adquisición de datos" (PDF) . Instrumentos Texas. Abril de 2015 . Consultado el 18 de octubre de 2016 .
2. Lathi, BP (1998). Digital moderna y sistemas de comunicación analógica (3ª edición) . Prensa de la Universidad de Oxford.
3. "Maxim App 800: Diseñe un reloj de baja fluctuación para convertidores de datos de alta velocidad" , maxim-ic.com , 17 de julio de 2002
4. "Efectos de fluctuación en convertidores analógicos a digitales y digitales a analógicos" (PDF) . Consultado el 19 de agosto de 2012 .
5. Löhning, Michael; Fettweis, Gerhard (2007). "Los efectos de la fluctuación de la apertura y la fluctuación del reloj en los ADC de banda ancha". Archivo de estándares e interfaces informáticos . 29 (1): 11–18. CiteSeerX 10.1.1.3.9217 . doi : 10.1016 / j.csi.2005.12.005 . 
6. Redmayne, Derek; Steer, Alison (8 de diciembre de 2008), "Comprensión del efecto de la fluctuación del reloj en los ADC de alta velocidad" , eetimes.com
7. "RF-Sampling y GSPS ADC - Los ADC revolucionarios revolucionan las arquitecturas de radio" (PDF) . Texas Instruments . Consultado el 4 de noviembre de 2013 .
8. Knoll (1989 , págs. 664–665)
9. Nicholson (1974 , págs. 313–315)
10. Knoll (1989 , págs. 665–666)
11. Nicholson (1974 , págs. 315–316)
12. "Nota de aplicación de Atmel AVR400: convertidor A / D de bajo costo" (PDF) . atmel.com .
13. Knoll (1989 , págs. 663–664)
14. Nicholson (1974 , págs. 309-310)
15. Vogel, Christian (2005). "El impacto de los efectos combinados de desajuste de canales en ADC intercalados en el tiempo" (PDF) . Transacciones IEEE sobre instrumentación y medición . 55 (1): 415–427. CiteSeerX 10.1.1.212.7539 . doi : 10.1109 / TIM.2004.834046 .  
16. Tutorial de Analog Devices MT-028: "Convertidores de voltaje a frecuencia" de Walt Kester y James Bryant 2009, aparentemente adaptado de Kester, Walter Allan (2005) Manual de conversión de datos , Newnes, p. 274, ISBN 0750678410 . 
17. Microchip AN795 "Voltaje a frecuencia / convertidor de frecuencia a voltaje" p. 4: "convertidor A / D de 13 bits"
18. Carr, Joseph J. (1996) Elementos de medición e instrumentación electrónica , Prentice Hall, p. 402, ISBN 0133416860 . 
19. "Convertidores de analógico a digital de voltaje a frecuencia" . globalspec.com
20. Pease, Robert A. (1991) Solución de problemas de circuitos analógicos , Newnes, p. 130, ISBN 0750694998 . 

• Knoll, Glenn F. (1989). Detección y medición de radiación (2ª ed.). Nueva York: John Wiley & Sons. ISBN 978-0471815044.
• Nicholson, PW (1974). Electrónica nuclear . Nueva York: John Wiley & Sons. págs. 315–316. ISBN 978-0471636977.

Lectura adicional

• Allen, Phillip E .; Holberg, Douglas R. (2002). Diseño de circuitos analógicos CMOS . ISBN 978-0-19-511644-1.
• Fraden, Jacob (2010). Manual de sensores modernos: física, diseños y aplicaciones . Saltador. ISBN 978-1441964656.
• Kester, Walt, ed. (2005). El manual de conversión de datos . Elsevier: Newnes. ISBN 978-0-7506-7841-4.
• Johns, David; Martin, Ken (1997). Diseño de circuito integrado analógico . ISBN 978-0-471-14448-9.
• Liu, Mingliang (2006). Desmitificando circuitos de condensadores conmutados . ISBN 978-0-7506-7907-7.
• Norsworthy, Steven R .; Schreier, Richard; Temes, Gabor C. (1997). Convertidores de datos Delta-Sigma . Prensa IEEE. ISBN 978-0-7803-1045-2.
• Razavi, Behzad (1995). Principios del diseño de sistemas de conversión de datos . Nueva York, NY: IEEE Press. ISBN 978-0-7803-1093-3.
• Ndjountche, Tertulien. Circuitos integrados analógicos CMOS: diseño de alta velocidad y eficiencia energética . Boca Raton, FL: CRC Press. ISBN 978-1-4398-5491-4.
• Staller, Len (24 de febrero de 2005). "Comprensión de las especificaciones del convertidor de analógico a digital" . Diseño de sistemas embebidos .
• Walden, RH (1999). "Levantamiento y análisis del convertidor analógico-digital". Revista IEEE sobre áreas seleccionadas en comunicaciones . 17 (4): 539–550. CiteSeerX  10.1.1.352.1881 . doi : 10.1109 / 49.761034 .

Enlaces externos

Wikilibros tiene un libro sobre el tema: Conversión analógica y digital

• Introducción a los convertidores Delta Sigma Una muy buena descripción general de la teoría del convertidor Delta-Sigma.
• Análisis dinámico digital de sistemas de conversión A / D mediante software de evaluación basado en análisis FFT / DFT RF Expo East, 1987
• ¿Qué arquitectura ADC es adecuada para su aplicación? artículo de Walt Kester
• Glosario de ADC y DAC Define términos técnicos de uso común.
• Introducción a ADC en AVR - Conversión analógica a digital con microcontroladores Atmel
• Procesamiento de señales y aspectos del sistema de los ADC intercalados en el tiempo.
• Explicación de convertidores analógico-digitales con principios de funcionamiento interactivos.
• Modelo MATLAB Simulink de un ADC de rampa simple.