EEPROM (también E 2 PROM ) significa memoria de sólo lectura programable borrable eléctricamente y es un tipo de memoria no volátil utilizada en computadoras, integrada en microcontroladores para tarjetas inteligentes y sistemas remotos sin llave , y otros dispositivos electrónicos para almacenar cantidades relativamente pequeñas de datos al permitir que se borren y reprogramen bytes individuales.
Las EEPROM están organizadas como matrices de transistores de puerta flotante . Las EEPROM se pueden programar y borrar en circuito, aplicando señales de programación especiales. Originalmente, las EEPROM estaban limitadas a operaciones de un solo byte, lo que las hacía más lentas, pero las EEPROM modernas permiten operaciones de página de varios bytes. Una EEPROM tiene una vida limitada para borrar y reprogramar, y ahora alcanza un millón de operaciones en las EEPROM modernas. En una EEPROM que se reprograma con frecuencia, la vida útil de la EEPROM es una consideración de diseño importante.
La memoria flash es un tipo de EEPROM diseñado para alta velocidad y alta densidad, a expensas de grandes bloques de borrado (generalmente 512 bytes o más) y un número limitado de ciclos de escritura (a menudo 10,000). No hay un límite claro que divida a los dos, pero el término "EEPROM" se usa generalmente para describir la memoria no volátil con pequeños bloques de borrado (tan pequeños como un byte) y una larga vida útil (típicamente 1,000,000 de ciclos). Muchos microcontroladores incluyen ambos: memoria flash para el firmware y una pequeña EEPROM para los parámetros y el historial.
A partir de 2020, la memoria flash cuesta mucho menos que la EEPROM programable por bytes y es el tipo de memoria dominante donde un sistema requiere una cantidad significativa de almacenamiento de estado sólido no volátil . Sin embargo, las EEPROM todavía se utilizan en aplicaciones que solo requieren pequeñas cantidades de almacenamiento, como en la detección de presencia en serie . [1] [2]
Historia
A principios de la década de 1970, varias empresas y organizaciones realizaron algunos estudios, inventos y desarrollo de memorias no volátiles reprogramables eléctricamente . En 1971, Yasuo Tarui, Yutaka Hayashi y Kiyoko Nagai en el Laboratorio Electrotécnico presentaron el primer informe de investigación en la 3ª Conferencia sobre Dispositivos de Estado Sólido , Tokio , Japón ; un instituto de investigación nacional japonés. [3] Se fabricaron un dispositivo EEPROM en 1972, [4] y continuaron este estudio durante más de 10 años. [5] Estos artículos han sido citados repetidamente por artículos y patentes posteriores. [6] [7]
Uno de sus estudios de investigación incluye MONOS ( de metal - óxido - nitruro de -oxide- semiconductor ) la tecnología, [8] que utiliza Renesas Electronics ' memoria flash integrado en un solo chip microcontroladores . [9] [10] [11]
En 1972, Fujio Masuoka en Toshiba, quien también es conocido como el inventor de la memoria flash, inventó un tipo de memoria no volátil reprogramable eléctricamente . [12] La mayoría de los principales fabricantes de semiconductores, como Toshiba , [12] [6] Sanyo (más tarde, ON Semiconductor ), [13] IBM , [14] Intel , [15] [16] NEC (más tarde, Renesas Electronics ), [17] Philips (más tarde, NXP Semiconductors ), [18] Siemens (más tarde, Infineon Technologies ), [19] Honeywell (más tarde, Atmel ), [20] Texas Instruments , [21] estudió, inventó y fabricó algunos dispositivos no volátiles eléctricamente reprogramables hasta 1977.
La base teórica de estos dispositivos es la inyección de portador caliente Avalanche . Pero en general, las memorias programables, incluida la EPROM, de principios de la década de 1970 tenían problemas de confiabilidad y resistencia, como los períodos de retención de datos y el número de ciclos de borrado / escritura. [22]
En 1975, NEC 's semiconductores unidad de operaciones, después NEC Electronics, actualmente Renesas Electronics , aplica la marca comercial nombre EEPROM® a la Oficina de Patentes de Japón. [23] [24] En 1978, este derecho de marca se otorga y se registra con el número 1.342.184 en Japón, y aún sobrevive en marzo de 2018.
En febrero de 1977, Eliyahou Harari de Hughes Aircraft Company inventó una nueva tecnología EEPROM utilizando túneles de Fowler-Nordheim a través de una fina capa de dióxido de silicio entre la puerta flotante y la oblea . Hughes pasó a producir estos nuevos dispositivos EEPROM. [25] Pero esta patente [26] citaba la invención EEPROM® de NEC. [17]
En mayo de 1977, Fairchild y Siemens dieron a conocer algunos resultados de investigación importantes . Utilizaron una estructura SONOS ( polisilicio - oxinitruro - nitruro - óxido - silicio ) con un espesor de dióxido de silicio inferior a 30 Å , y una estructura SIMOS ( MOS de inyección de compuerta apilada ), respectivamente, para utilizar la inyección de portador caliente de túnel de Fowler-Nordheim . [27] [28]
Alrededor de 1976 a 1978, el equipo de Intel, incluido George Perlegos, hizo algunos inventos para mejorar esta tecnología E 2 PROM de túnel . [29] [30] En 1978, desarrollaron un dispositivo Intel 2816 de 16K (2K palabras × 8) bits con una fina capa de dióxido de silicio , que era inferior a 200 Å . [31] En 1980, esta estructura se presentó públicamente como FLOTOX ; puerta flotante túnel de óxido . [32] La estructura FLOTOX mejoró la confiabilidad de los ciclos de borrado / escritura por byte hasta 10,000 veces. [33] Pero este dispositivo requería un suministro de voltaje de polarización PP adicional de 20-22 V V para el borrado de bytes, excepto para operaciones de lectura de 5 V. [34] : 5-86 En 1981, Perlegos y otros 2 miembros dejaron Intel para formar Seeq Technology , [35] que usaba bombas de carga en el dispositivo para suministrar los altos voltajes necesarios para programar E 2 PROM. En 1984, Perlogos dejó Seeq Technology para fundar Atmel , luego Seeq Technology fue adquirida por Atmel. [36] [37]
Base teórica de la estructura FLOTOX
Como se describe en la antigua sección, EEPROMs viejos se basan en avalancha desglose basado en la inyección de portadores caliente con una alta tensión de ruptura inversa . Pero la base teórica de FLOTOX es la inyección de portador caliente de túnel de Fowler-Nordheim a través de una fina capa de dióxido de silicio entre la puerta flotante y la oblea. En otras palabras, utiliza un cruce de túnel . [38]
La base teórica del fenómeno físico en sí es la misma que la memoria flash actual . Pero cada estructura FLOTOX está en conjunto con otro transistor de control de lectura porque la puerta flotante en sí misma solo está programando y borrando un bit de datos. [39]
La estructura del dispositivo FLOTOX de Intel mejoró la confiabilidad de EEPROM, en otras palabras, la resistencia de los ciclos de escritura y borrado y el período de retención de datos. Se encuentra disponible un material de estudio para el efecto de un solo evento sobre FLOTOX. [40]
Hoy en día, se puede encontrar una explicación académica detallada de la estructura del dispositivo FLOTOX en varios materiales. [41] [42] [43]
La estructura EEPROM actual
Hoy en día, EEPROM se utiliza para microcontroladores integrados , así como para productos EEPROM estándar. EEPROM todavía requiere una estructura de 2 transistores por bit para borrar un byte dedicado en la memoria, mientras que la memoria flash tiene 1 transistor por bit para borrar una región de la memoria. [44] : 245, PDF: 2
Protecciones de seguridad
Debido a que la tecnología EEPROM se usa para algunos dispositivos de seguridad, como tarjetas de crédito, tarjetas SIM, entrada sin llave, etc., algunos dispositivos tienen mecanismos de protección de seguridad, como protección contra copias. [44] [45]
Interfaz eléctrica
Los dispositivos EEPROM utilizan una interfaz en serie o en paralelo para la entrada / salida de datos.
Dispositivos de bus serie
Las interfaces seriales comunes son SPI , I²C , Microwire , UNI / O y 1-Wire . Estos utilizan de 1 a 4 pines de dispositivo y permiten que los dispositivos utilicen paquetes con 8 pines o menos.
Un protocolo serie EEPROM típico consta de tres fases: fase de código OP, fase de dirección y fase de datos. El código OP suele ser la primera entrada de 8 bits al pin de entrada en serie del dispositivo EEPROM (o con la mayoría de los dispositivos I²C, está implícito); seguido de 8 a 24 bits de direccionamiento, dependiendo de la profundidad del dispositivo, luego los datos de lectura o escritura.
Cada dispositivo EEPROM normalmente tiene su propio conjunto de instrucciones de código OP asignadas a diferentes funciones. Las operaciones comunes en dispositivos SPI EEPROM son:
- Habilitación de escritura (WRENAL)
- Deshabilitar escritura (WRDI)
- Leer registro de estado (RDSR)
- Registro de estado de escritura (WRSR)
- Leer datos (LEER)
- Escribir datos (ESCRIBIR)
Otras operaciones admitidas por algunos dispositivos EEPROM son:
- Programa
- Borrar sector
- Comandos de borrado de chip
Dispositivos de bus paralelo
Los dispositivos EEPROM paralelos suelen tener un bus de datos de 8 bits y un bus de direcciones lo suficientemente ancho para cubrir la memoria completa. La mayoría de los dispositivos tienen pines de protección contra escritura y selección de chip. Algunos microcontroladores también tienen EEPROM paralela integrada.
La operación de una EEPROM paralela es simple y rápida en comparación con la EEPROM serial, pero estos dispositivos son más grandes debido al mayor número de pines (28 pines o más) y su popularidad ha ido disminuyendo a favor de la EEPROM serial o flash.
Otros dispositivos
La memoria EEPROM se utiliza para habilitar funciones en otros tipos de productos que no son estrictamente productos de memoria. Productos como relojes en tiempo real , potenciómetros digitales , sensores de temperatura digitales , entre otros, pueden tener pequeñas cantidades de EEPROM para almacenar información de calibración u otros datos que deben estar disponibles en caso de pérdida de energía. También se usó en cartuchos de videojuegos para guardar el progreso y las configuraciones del juego, antes del uso de memorias flash externas e internas.
Modos de fallo
Hay dos limitaciones de la información almacenada: resistencia y retención de datos.
Durante las reescrituras, el óxido de la puerta en los transistores de puerta flotante acumula gradualmente los electrones atrapados. El campo eléctrico de los electrones atrapados se suma a los electrones en la puerta flotante, lo que reduce la ventana entre los voltajes de umbral para ceros frente a unos. Después de un número suficiente de ciclos de reescritura, la diferencia se vuelve demasiado pequeña para ser reconocible, la celda se atasca en el estado programado y se produce una falla de resistencia. Los fabricantes suelen especificar que el número máximo de reescrituras es de 1 millón o más. [46]
Durante el almacenamiento, los electrones inyectados en la compuerta flotante pueden desplazarse a través del aislante, especialmente a temperaturas elevadas, y causar pérdida de carga, volviendo la celda al estado borrado. Los fabricantes suelen garantizar la retención de datos de 10 años o más. [47]
Tipos relacionados
La memoria flash es una forma posterior de EEPROM. En la industria, existe una convención para reservar el término EEPROM para las memorias borrables por bytes en comparación con las memorias flash borrables por bloques. EEPROM ocupa más área de matriz que la memoria flash para la misma capacidad, porque cada celda generalmente necesita un transistor de lectura, escritura y borrado , mientras que los circuitos de borrado de memoria flash son compartidos por grandes bloques de celdas (a menudo 512 × 8).
Las tecnologías de memoria no volátil más nuevas, como FeRAM y MRAM, están reemplazando lentamente a las EEPROM en algunas aplicaciones, pero se espera que sigan siendo una pequeña fracción del mercado de EEPROM en el futuro previsible.
Comparación con EPROM y EEPROM / flash
La diferencia entre EPROM y EEPROM radica en la forma en que la memoria programa y borra. La EEPROM se puede programar y borrar eléctricamente mediante la emisión de electrones de campo (más comúnmente conocida en la industria como "tunelización de Fowler-Nordheim").
Las EPROM no se pueden borrar eléctricamente y se programan mediante inyección de portador caliente en la puerta flotante. El borrado se realiza mediante una fuente de luz ultravioleta , aunque en la práctica muchas EPROM están encapsuladas en plástico que es opaco a la luz ultravioleta, lo que las hace "programables una sola vez".
La mayoría de las memorias flash NOR son de estilo híbrido: la programación se realiza mediante inyección de portadora en caliente y el borrado se realiza mediante tunelización Fowler-Nordheim .
Tipo | Inyectar electrones en la puerta (interpretado principalmente como bit = 0) | Duración | Eliminar electrones de la puerta (principalmente interpretado como bit = 1) | Duración / modo |
---|---|---|---|---|
EEPROM | emisión de electrones de campo | 0,1-5 ms, bytewise | emisión de electrones de campo | 0,1—5 ms, en bloque |
NOR memoria flash | inyección de portador caliente | 0,01-1 ms | emisión de electrones de campo | 0,01-1 ms, en bloque |
EPROM | inyección de portador caliente | 3-50 ms, bytewise | luz ultravioleta | 5-30 minutos, chip entero |
En la cultura popular
Los Estudiantes de Posgrado de Stanford en Ingeniería Eléctrica (GSEE) han organizado anualmente un baile (es decir, baile de graduación ) llamado EEPROM [48] desde 2012.
Ver también
- Desglose por avalancha
- DataFlash
- EPROM
- Emisión de electrones de campo § Túneles de Fowler-Nordheim
- Memoria flash
- MOSFET de puerta flotante
- Intel HEX - formato de archivo
- Programador (hardware)
- Túneles cuánticos
- SREC - formato de archivo
- Unión de túnel
- Memoria de lectura mayoritaria (RMM)
Referencias
- ^ "TN-04-42: Detección de presencia en serie del módulo de memoria" (PDF) . Tecnología Micron. 2002.
- ^ "Detección de presencia en serie (SPD)" . TechTarget . Julio de 2015.
- ^ Tarui, Yasuo; Hayashi, Yutaka; Nagai, Kiyoko (1 de septiembre de 1971). "Propuesta de memoria semiconductora no volátil reprogramable eléctricamente". Actas de la 3ª Conferencia sobre dispositivos de estado sólido, Tokio . Sociedad Japonesa de Física Aplicada: 155-162.
- ^ Tarui, Y .; Hayashi, Y .; Nagai, K. (1972). "Memoria semiconductora no volátil eléctricamente reprogramable". Revista IEEE de circuitos de estado sólido . 7 (5): 369–375. Código bibliográfico : 1972IJSSC ... 7..369T . doi : 10.1109 / JSSC.1972.1052895 . ISSN 0018-9200 .
- ^ Tarui, Yasuo; Nagai, Kiyoko; Hayashi, Yutaka (19 de julio de 1974). "Memoria de semiconductores no volátiles" (PDF) . Oyobuturi . 43 (10): 990–1002. doi : 10.11470 / oubutsu1932.43.990 . ISSN 2188-2290 . Archivado (PDF) desde el original el 12 de marzo de 2018.
- ^ a b Iizuka, H .; Masuoka, F .; Sato, Tai; Ishikawa, M. (1976). "Memoria de SÓLO LECTURA MOS de tipo inyección de avalancha eléctricamente alterable con estructura de compuerta apilada". Transacciones IEEE en dispositivos electrónicos . 23 (4): 379–387. Código Bibliográfico : 1976ITED ... 23..379I . doi : 10.1109 / T-ED.1976.18415 . ISSN 0018-9383 . S2CID 30491074 .
- ^ Rossler, B. (1977). "Memoria de sólo lectura reprogramable y borrable eléctricamente utilizando la celda de un transistor SIMOS de canal n". Transacciones IEEE en dispositivos electrónicos . 24 (5): 606–610. Código Bibliográfico : 1977ITED ... 24..606R . doi : 10.1109 / T-ED.1977.18788 . ISSN 0018-9383 . S2CID 33203267 .
- ^ Suzuki, E .; Hiraishi, H .; Ishii, K .; Hayashi, Y. (1983). "Una EEPROM alterable de bajo voltaje con estructuras de metal-óxido-nitruro-óxido-semiconductores (MONOS)". Transacciones IEEE en dispositivos electrónicos . 30 (2): 122-128. Código Bibliográfico : 1983ITED ... 30..122S . doi : 10.1109 / T-ED.1983.21085 . ISSN 0018-9383 . S2CID 31589165 .
- ^ XTECH, NIKKEI. "Renesas incorpora memoria Flash de 40 nm en el chip" . NIKKEI XTECH . Archivado desde el original el 13 de marzo de 2018.
- ^ "Renesas Electronics desarrolla tecnología de memoria flash MONOS de un transistor de 90 nm para acelerar la inteligencia en sistemas de control automotriz" . Business Wire . 2016-01-03. Archivado desde el original el 13 de marzo de 2018.
- ^ Taito, Y .; Kono, T .; Nakano, M .; Saito, T .; Ito, T .; Noguchi, K .; Hidaka, H .; Yamauchi, T. (2015). "Una macro flash MONOS de puerta dividida (SG-MONOS) integrada de 28 nm para automoción que alcanza un rendimiento de lectura de 6,4 GB / s con una operación de lectura sin espera de 200 MHz y un rendimiento de escritura de 2,0 MB / s a una Tj de 170circ $ C". Revista IEEE de circuitos de estado sólido . 51 (1): 213-221. Código bibliográfico : 2016IJSSC..51..213. . doi : 10.1109 / JSSC.2015.2467186 . ISSN 0018-9200 . S2CID 23597256 .
- ^ a b Masuoka, Fujio (31 de agosto de 1972). "Memoria de mos de tipo inyección de avalancha" . Cite journal requiere
|journal=
( ayuda ) - ^ Rai, Yasuki; Sasami, Terutoshi; Hasegawa, Yuzuru; Okazoe, Masaru (18 de mayo de 1973). "Dispositivo de memoria semiconductor de puerta flotante no volátil reprogramable eléctricamente y método de funcionamiento" . Archivado desde el original el 3 de mayo de 2018. Cite journal requiere
|journal=
( ayuda ) - ^ Abbas, Shakir A .; Barile, Conrad A .; Lane, Ralph D .; Liu., Peter T (16 de marzo de 1973). "US3836992A; celda de memoria de recuperación de puerta flotante borrable eléctricamente" . pdfpiw.uspto.gov . Oficina de Patentes y Marcas de Estados Unidos. Archivado desde el original el 9 de marzo de 2018.
- ^ Frohman, Bentchkowsky D (19 de octubre de 1973). "Dispositivo de puerta flotante eléctricamente alterable y método para alterarlo" . Cite journal requiere
|journal=
( ayuda ) - ^ Chou, Sunlin (26 de febrero de 1973). "Dispositivo de puerta flotante borrable" . Cite journal requiere
|journal=
( ayuda ) - ^ a b Ohya, Shuichi; Kikuchi, Masanori (27 de diciembre de 1974). "Dispositivo de memoria semiconductor no volátil" . Cite journal requiere
|journal=
( ayuda ) - ^ Verwey, JF; Kramer, RP (1974). "Atmos: un dispositivo de memoria de sólo lectura reprogramable eléctricamente". Transacciones IEEE en dispositivos electrónicos . 21 (10): 631–636. Código Bibliográfico : 1974ITED ... 21..631V . doi : 10.1109 / T-ED.1974.17981 . ISSN 0018-9383 .
- ^ B., Roessler; RG, Mueller (1975). "Memoria de sólo lectura borrable y eléctricamente reprogramable utilizando la celda de un transistor SIMOS de canal N". Siemens Forschungs und Entwicklungsberichte . 4 (6): 345–351. Código Bibliográfico : 1975SiFoE ... 4..345R .
- ^ Jack, S; Huang, T. (8 de septiembre de 1975). "Célula de memoria semiconductora" . Cite journal requiere
|journal=
( ayuda ) - ^ Gosney, WM (1977). "DIFMOS: una tecnología de memoria semiconductora no volátil borrable eléctricamente de puerta flotante". Transacciones IEEE en dispositivos electrónicos . 24 (5): 594–599. Código Bibliográfico : 1977ITED ... 24..594G . doi : 10.1109 / T-ED.1977.18786 . ISSN 0018-9383 . S2CID 45636024 .
- ^ Moskowitz, Sanford L. (2016). "Fiabilidad% 20problemas" + EPROM + 1970 & pg = PA187 Innovación de materiales avanzados: Gestión de tecnología global en el siglo XXI . John Wiley e hijos. ISBN 9781118986097.
- ^ "EEPROM" . TMview . Archivado desde el original el 10 de marzo de 2018.
- ^ "Reg. No.1342184 - EN VIVO - REGISTRO - Emitido y Activo" .
- ^ "1027459330501acc.pdf" (PDF) . Archivado (PDF) desde el original el 7 de febrero de 2015 . Consultado el 5 de febrero de 2015 .
- ^ Harari, Eliyahou (22 de febrero de 1977). "Memoria semiconductora no volátil borrable eléctricamente" . Archivado desde el original el 3 de mayo de 2018. Cite journal requiere
|journal=
( ayuda ) - ^ Chen, PCY (mayo de 1977). "Dispositivos MOS de puerta Si con umbral alterable". Transacciones IEEE en dispositivos electrónicos . 24 (5): 584–586. Código Bibliográfico : 1977ITED ... 24..584C . doi : 10.1109 / T-ED.1977.18783 . ISSN 0018-9383 . S2CID 25586393 .
- ^ Rossler, B. (mayo de 1977). "Memoria de sólo lectura reprogramable y borrable eléctricamente utilizando la celda de un transistor SIMOS de canal n". Transacciones IEEE en dispositivos electrónicos . 24 (5): 606–610. Código Bibliográfico : 1977ITED ... 24..606R . doi : 10.1109 / T-ED.1977.18788 . ISSN 0018-9383 . S2CID 33203267 .
- ^ Simko, Richard T. (17 de marzo de 1977). "Celda de memoria MOS eléctricamente programable y borrable eléctricamente" .
- ^ Frohman-Bentchkowsky, Dov; Mar, Jerry; Perlegos, George; Johnson, William S. (15 de diciembre de 1978). "Dispositivo de memoria de puerta flotante MOS eléctricamente programable y borrable que emplea tunelización y método de fabricación del mismo" .
- ^ Dummer, GWA (2013). Inventos y descubrimientos electrónicos: la electrónica desde sus inicios hasta la actualidad . Elsevier. ISBN 9781483145211.
- ^ Johnson, W .; Perlegos, G .; Renninger, A .; Kuhn, G .; Ranganath, T. (1980). "Una memoria no volátil borrable eléctricamente de 16Kb". 1980 IEEE International Solid-State Circuits Conference. Recopilación de artículos técnicos . XXIII : 152-153. doi : 10.1109 / ISSCC.1980.1156030 . S2CID 44313709 .
- ^ Euzent, B .; Boruta, N .; Lee, J .; Jenq, C. (1981). "Aspectos de confiabilidad de una PROM de puerta flotante E2". 19º Simposio Internacional de Física de la Confiabilidad : 11–16. doi : 10.1109 / IRPS.1981.362965 . S2CID 41116025 .
El Intel 2816 usa la estructura FLOTOX, que se ha discutido en detalle en la literatura1. Básicamente, utiliza un óxido de menos de 200 A de espesor entre la puerta de polisilicio flotante y la región N + como se muestra en la Figura 1.
- ^ 2816A-2 PDF Hoja de datos - Intel Corporation - Datasheets360.com . Intel. Octubre de 1983.
- ^ "Tecnología Seeq» AntiqueTech " . Archivado desde el original el 2 de octubre de 2014.
- ^ Rostky, George (2 de julio de 2002). "Recordando a los caballeros de la PROM de Intel" . EE Times . Archivado desde el original el 29 de septiembre de 2007 . Consultado el 8 de febrero de 2007 .
- ^ Hoja de datos de Atmel AT28C16 (PDF) (0540B ed.). Octubre de 1998. Archivado (PDF) desde el original el 29 de agosto de 2017.
- ^ Gutmann, Peter (15 de agosto de 2001). "Remanencia de datos en dispositivos semiconductores" . 10º SIMPOSIO DE SEGURIDAD DE USENIX . Centro de investigación IBM TJ Watson: 39–54. Archivado desde el original el 12 de octubre de 2016.
- ^ Janwadkar, Sudhanshu (24 de octubre de 2017). "Fabricación de Puerta Flotante MOS (FLOTOX)" . www.slideshare.net .
- ^ Koga, R .; Tran, V .; George, J .; Crawford, K .; Crain, S .; Zakrzewski, M .; Yu, P. "VER sensibilidades de memorias flash avanzadas seleccionadas y memorias primero en entrar, primero en salir" (PDF) . La Corporación Aeroespacial. Archivado (PDF) desde el original el 14 de marzo de 2018.
- ^ Fuller, Dr. Lynn (22 de febrero de 2012). Variaciones del proceso CMOS Tecnología de fabricación EEPROM . Ingeniería Microelectrónica, Instituto de Tecnología de Rochester.
- ^ Groeseneken, G .; Maes, ÉL; VanHoudt, J .; Witters, JS Conceptos básicos de dispositivos de memoria semiconductores no volátiles . CiteSeerX 10.1.1.111.9431 .
- ^ Bergemont, Albert; Chi, Min-Hwa (5 de mayo de 1997). "Patente de Estados Unidos 5856222: Método de fabricación de una celda EEPROM de alta densidad" . patents.google.com . National Semiconductor Corp.
- ^ a b Skorobogatov, Sergei (2017). Cómo el microprobleador puede atacar la memoria cifrada (PDF) . 2017 Conferencia Euromicro sobre Diseño de Sistemas Digitales (DSD). Viena. págs. 244-251. doi : 10.1109 / DSD.2017.69 . ISBN 978-1-5386-2146-2.
- ^ "Rompiendo la protección anticopia en microcontroladores" . www.cl.cam.ac.uk . Archivado desde el original el 22 de octubre de 2017.
- ^ "Preguntas frecuentes -ROHM Semiconductor" . Archivado desde el original el 19 de febrero de 2011.
- ^ Integración de sistemas: desde el diseño de transistores hasta los circuitos integrados a gran escala
- ^ "Estudiantes graduados de Stanford en ingeniería eléctrica (GSEE) - Facebook" . Archivado desde el original el 7 de diciembre de 2017.
enlaces externos
- Gutmann (2001) papaer: "Remanencia de datos en dispositivos semiconductores" | USENIX