| Tipos de almacenamiento de datos y memoria de computadora |
|---|
| General |
|
| Volátil |
| RAM |
|
| Histórico |
|
| No volátil |
| ROM |
|
| NVRAM |
|
| NVRAM en etapa inicial |
|
| Grabación analógica |
|
| Óptico |
|
| En desarrollo |
|
| Histórico |
|
La memoria flash es un medio de almacenamiento de memoria de computadora electrónico no volátil que se puede borrar y reprogramar eléctricamente. Los dos tipos principales de memoria flash, flash NOR y flash NAND, reciben el nombre de las puertas lógicas NOR y NAND . El flash NAND y el flash NOR utilizan el mismo diseño de celda, que consta de MOSFET de puerta flotante. Se diferencian a nivel de circuito: en el flash NAND, la relación entre la línea de bits y las líneas de palabras se asemeja a una puerta NAND; en el flash NOR, se asemeja a una puerta NOR; esto depende de si el estado de la línea de bits o de las líneas de palabra es alto o bajo.
La memoria flash, un tipo de memoria de puerta flotante , se inventó en Toshiba en 1980 y se basa en la tecnología EEPROM . Toshiba comenzó a comercializar memorias flash en 1987. [1] Las EPROM tenían que borrarse por completo antes de que pudieran reescribirse. Sin embargo, la memoria flash NAND puede borrarse, escribirse y leerse en bloques (o páginas), que generalmente son mucho más pequeños que todo el dispositivo. La memoria flash NOR permite escribir una sola palabra de máquina , en una ubicación borrada, o leerla de forma independiente. Un dispositivo de memoria flash generalmente consta de uno o más chips de memoria flash (cada uno con muchas celdas de memoria flash), junto con un chip controlador de memoria flash independiente .
El tipo NAND se encuentra principalmente en tarjetas de memoria , unidades flash USB , unidades de estado sólido (las producidas desde 2009), teléfonos con funciones , teléfonos inteligentes y productos similares, para almacenamiento general y transferencia de datos. La memoria flash NAND o NOR también se usa a menudo para almacenar datos de configuración en numerosos productos digitales, una tarea que anteriormente era posible gracias a la EEPROM o la RAM estática alimentada por batería . Una desventaja clave de la memoria flash es que solo puede soportar un número relativamente pequeño de ciclos de escritura en un bloque específico. [2]
La memoria flash se utiliza en computadoras , PDA , reproductores de audio digital , cámaras digitales , teléfonos móviles , sintetizadores , videojuegos , instrumentación científica , robótica industrial y electrónica médica . La memoria flash tiene un tiempo de acceso de lectura rápido , pero no es tan rápido como la RAM o ROM estática. [3] En dispositivos portátiles, se prefiere a los discos duros debido a su resistencia a los golpes mecánicos.
Debido a que los ciclos de borrado son lentos, los tamaños de bloque grandes utilizados en el borrado de memoria flash le dan una ventaja de velocidad significativa sobre EEPROM sin flash al escribir grandes cantidades de datos. A partir de 2019, [actualizar]la memoria flash cuesta mucho menos que la EEPROM programable por bytes y se había convertido en el tipo de memoria dominante donde un sistema requería una cantidad significativa de almacenamiento de estado sólido no volátil . Sin embargo, las EEPROM todavía se utilizan en aplicaciones que requieren solo pequeñas cantidades de almacenamiento, como en la detección de presencia en serie . [4] [5]
Los paquetes de memoria flash pueden usar el apilamiento de troqueles con vías de silicio y varias docenas de capas de celdas 3D TLC NAND (por troquel) simultáneamente para lograr capacidades de hasta 1 tebibyte por paquete utilizando 16 troqueles apilados y un controlador flash integrado como un troquel separado en el interior el paquete. [6] [7] [8] [9]
Historia [ editar ]
Antecedentes [ editar ]
Los orígenes de la memoria flash se remontan al desarrollo del MOSFET de puerta flotante (FGMOS), también conocido como transistor de puerta flotante. [10] [11] El MOSFET original (transistor de efecto de campo semiconductor de óxido metálico), también conocido como transistor MOS, fue inventado por el ingeniero egipcio Mohamed M. Atalla y el ingeniero coreano Dawon Kahng en Bell Labs en 1959. [12 ] Kahng pasó a desarrollar una variación, el MOSFET de puerta flotante, con el ingeniero chino Simon Min Sze en Bell Labs en 1967. [13] Propusieron que podría usarse como celdas de memoria de puerta flotante para almacenar una forma dememoria de solo lectura ( PROM ) que es tanto no volátil como reprogramable. [13]
Los primeros tipos de memoria de puerta flotante incluían EPROM (PROM borrable) y EEPROM (PROM borrable eléctricamente) en la década de 1970. [13] Sin embargo, las primeras memorias de puerta flotante requerían que los ingenieros construyeran una celda de memoria para cada bit de datos, lo que resultó ser engorroso, [14] lento, [15] y costoso, restringiendo la memoria de puerta flotante a aplicaciones de nicho en el 1970, como el equipo militar y los primeros teléfonos móviles experimentales . [10]
Invención y comercialización [ editar ]
Fujio Masuoka , mientras trabajaba para Toshiba , propuso un nuevo tipo de memoria de puerta flotante que permitía borrar secciones enteras de memoria rápida y fácilmente, aplicando un voltaje a un solo cable conectado a un grupo de celdas. [10] Esto llevó a la invención de Masuoka de la memoria flash en Toshiba en 1980. [14] [16] [17] Según Toshiba, el nombre "flash" fue sugerido por el colega de Masuoka, Shōji Ariizumi, debido al proceso de borrado de la memoria. el contenido le recordó el flash de una cámara . [18] Masuoka y sus colegas presentaron la invención de flash NOR en 1984, [19] [20] y luego NANDflash en el IEEE 1987 International Electron Devices Meeting (IEDM) celebrado en San Francisco. [21]
Toshiba lanzó comercialmente la memoria flash NAND en 1987. [1] [13] Intel Corporation introdujo el primer chip flash comercial de tipo NOR en 1988. [22] La memoria flash basada en NOR tiene tiempos de escritura y borrado prolongados, pero proporciona buses de datos y direcciones completos. permitiendo el acceso aleatorio a cualquier ubicación de la memoria. Esto lo convierte en un reemplazo adecuado para los chips de memoria de solo lectura (ROM) más antiguos , que se utilizan para almacenar código de programa que rara vez necesita actualizarse, como el BIOS de una computadora o el firmware de decodificadores . Su resistencia puede ser desde tan solo 100 ciclos de borrado para una memoria flash en chip, [23]a un más típico de 10.000 o 100.000 ciclos de borrado, hasta 1.000.000 de ciclos de borrado. [24] El flash basado en NOR fue la base de los primeros medios extraíbles basados en flash; CompactFlash se basó originalmente en él, aunque las tarjetas posteriores se cambiaron a flash NAND menos costoso.
La memoria flash NAND ha reducido los tiempos de borrado y escritura y requiere menos área de chip por celda, lo que permite una mayor densidad de almacenamiento y un menor costo por bit que la memoria flash NOR. Sin embargo, la interfaz de E / S de la memoria flash NAND no proporciona un bus de direcciones externas de acceso aleatorio. Más bien, los datos deben leerse por bloques, con tamaños de bloque típicos de cientos a miles de bits. Esto hace que la memoria flash NAND no sea adecuada como reemplazo directo de la ROM de programa, ya que la mayoría de los microprocesadores y microcontroladores requieren acceso aleatorio a nivel de bytes. En este sentido, NAND flash es similar a otros dispositivos de almacenamiento de datos secundarios , como discos duros y medios ópticos , y por lo tanto es muy adecuado para su uso en dispositivos de almacenamiento masivo, como tarjetas de memoria y unidades de estado sólido.(SSD). Las tarjetas de memoria flash y las SSD almacenan datos utilizando varios chips de memoria flash NAND.
El primer formato de tarjeta de memoria extraíble basado en NAND fue SmartMedia , lanzado en 1995. Le siguieron muchos otros, incluyendo MultiMediaCard , Secure Digital , Memory Stick y xD-Picture Card .
Desarrollos posteriores [ editar ]
Una nueva generación de formatos de tarjetas de memoria, incluidos RS-MMC , miniSD y microSD , presenta factores de forma extremadamente pequeños. Por ejemplo, la tarjeta microSD tiene un área de poco más de 1,5 cm 2 , con un grosor de menos de 1 mm.
La memoria flash NAND ha alcanzado niveles significativos de densidad de memoria como resultado de varias tecnologías importantes que se comercializaron desde finales de la década de 2000 hasta principios de la de 2010. [25]
La tecnología de celda multinivel (MLC) almacena más de un bit en cada celda de memoria . NEC demostró la tecnología de celda multinivel (MLC) en 1998, con un chip de memoria flash de 80 Mb que almacena 2 bits por celda. [26] STMicroelectronics también demostró MLC en 2000, con un chip de memoria flash NOR de 64 MB . [27] En 2009, Toshiba y SanDisk introdujeron chips flash NAND con tecnología QLC que almacenan 4 bits por celda y tienen una capacidad de 64 Gbit. [28] [29] Samsung Electronics presentó tecnología de celda de triple nivel (TLC) que almacena 3 bits por celda, y comenzó a producir chips NAND en masa con tecnología TLC en 2010. [30]
Flash de trampa de carga [ editar ]
La tecnología de flash de trampa de carga (CTF) fue revelada por primera vez en 1967 por John Szedon y Ting L. Chu, pero no se utilizó para la producción de memoria flash hasta 2002.
La tecnología CTF reemplaza la compuerta flotante de polisilicio, que está intercalada entre un óxido de compuerta de bloqueo arriba y un óxido de túnel debajo, con una capa de nitruro de silicio eléctricamente aislante; la capa de nitruro de silicio atrapa electrones. En teoría, CTF es menos propenso a la fuga de electrones, lo que proporciona una mejor retención de datos. [31] [32] [33] [34] [35] [36]
Debido a que CTF reemplaza el polisilicio con un nitruro eléctricamente aislante, permite celdas más pequeñas y mayor resistencia (menor degradación o desgaste). Sin embargo, los electrones pueden quedar atrapados y acumularse en el nitruro, lo que lleva a la degradación. La fuga se agrava a altas temperaturas, ya que los electrones se excitan más con el aumento de temperatura. Sin embargo, la tecnología CTF todavía utiliza un óxido de túnel y una capa de bloqueo que son los puntos débiles de la tecnología, ya que aún pueden dañarse de la manera habitual (el óxido de túnel puede degradarse debido a densidades de voltaje extremadamente altas y la capa de bloqueo debido a Anode Inyección de agujero caliente (AHHI). [37] [38]
La degradación o el desgaste de los óxidos es la razón por la que la memoria flash tiene una resistencia limitada y la retención de datos disminuye (el potencial de pérdida de datos aumenta) al aumentar la degradación, ya que los óxidos pierden sus características de aislamiento eléctrico a medida que se degradan. Los óxidos deben aislar contra los electrones para evitar que se filtren, lo que provocaría la pérdida de datos.
En 1991, los investigadores de NEC , incluidos N. Kodama, K. Oyama y Hiroki Shirai, describieron un tipo de memoria flash con un método de trampa de carga. [39] En 1998, Boaz Eitan de Saifun Semiconductors (luego adquirida por Spansion ) patentó una tecnología de memoria flash llamada NROM que aprovechó una capa de captura de carga para reemplazar la puerta flotante convencional utilizada en los diseños de memoria flash convencionales. [40] En 2000, un microdispositivo avanzado(AMD) dirigido por Richard M. Fastow, el ingeniero egipcio Khaled Z. Ahmed y el ingeniero jordano Sameer Haddad (quien más tarde se unió a Spansion) demostraron un mecanismo de captura de carga para las células de memoria flash NOR. [41] CTF fue posteriormente comercializado por AMD y Fujitsu en 2002. [42] La tecnología 3D V-NAND (NAND vertical) apila las celdas de memoria flash NAND verticalmente dentro de un chip utilizando tecnología de flash de trampa de carga 3D (CTP). La tecnología 3D V-NAND fue anunciada por primera vez por Toshiba en 2007, [43] y el primer dispositivo, con 24 capas, fue comercializado por primera vez por Samsung Electronics en 2013. [44] [45]
Tecnología de circuitos integrados 3D [ editar ]
La tecnología de circuito integrado 3D (3D IC) apila chips de circuito integrado (IC) verticalmente en un solo paquete de chip IC 3D. [25] Toshiba introdujo la tecnología 3D IC en la memoria flash NAND en abril de 2007, cuando presentaron un chip de memoria flash NAND integrado THGAM de 16 GB , que se fabricó con ocho chips flash NAND de 2 GB apilados . [46] En septiembre de 2007, Hynix Semiconductor (ahora SK Hynix ) introdujo la tecnología IC 3D de 24 capas, con un chip de memoria flash de 16 GB que se fabricó con 24 chips flash NAND apilados mediante un proceso de unión de obleas. [47] Toshiba también usó un IC 3D de ocho capas para sus 32 Chip flash GB THGBM en 2008. [48] En 2010, Toshiba utilizó un IC 3D de 16 capas para su chip flash THGBM2 de 128 GB, que se fabricó con 16 chips de 8 GB apilados . [49] En la década de 2010, los circuitos integrados 3D se generalizaron en el uso comercial para la memoria flash NAND en dispositivos móviles . [25]
A partir de agosto de 2017, se encuentran disponibles tarjetas microSD con una capacidad de hasta 400 GB (400 mil millones de bytes). [50] [51] El mismo año, Samsung combinó el apilado de chips 3D IC con sus tecnologías 3D V-NAND y TLC para fabricar su chip de memoria flash KLUFG8R1EM de 512 GB con ocho chips V-NAND de 64 capas apilados. [52] En 2019, Samsung produjo un chip flash de 1024 GB , con ocho chips V-NAND de 96 capas apilados y con tecnología QLC. [53] [54]
Principios de funcionamiento [ editar ]
La memoria flash almacena información en una serie de celdas de memoria hechas de transistores de puerta flotante . En los dispositivos de celda de un solo nivel (SLC), cada celda almacena solo un bit de información. Los dispositivos de celda de varios niveles (MLC), incluidos los dispositivos de celda de triple nivel (TLC), pueden almacenar más de un bit por celda.
La puerta flotante puede ser conductora (típicamente polisilicio en la mayoría de los tipos de memoria flash) o no conductora (como en la memoria flash SONOS ). [55]
MOSFET de puerta flotante [ editar ]
En la memoria flash, cada celda de memoria se asemeja a un transistor de efecto de campo semiconductor de óxido metálico estándar (MOSFET), excepto que el transistor tiene dos puertas en lugar de una. Las celdas pueden verse como un interruptor eléctrico en el que la corriente fluye entre dos terminales (fuente y drenaje) y está controlada por una puerta flotante (FG) y una puerta de control (CG). El CG es similar a la puerta en otros transistores MOS, pero debajo de esto, está el FG aislado por todas partes por una capa de óxido. El FG se interpone entre el CG y el canal MOSFET. Debido a que el FG está aislado eléctricamente por su capa aislante, los electrones colocados sobre él quedan atrapados. Cuando el FG se carga con electrones, esta carga filtra el campo eléctrico del CG, aumentando así elvoltaje umbral (V T1 ) de la celda. Esto significa que ahora se debe aplicar un voltaje más alto (V T2 ) al CG para hacer que el canal sea conductor. Para leer un valor del transistor, se aplica al CG un voltaje intermedio entre los voltajes de umbral (V T1 y V T2 ). Si el canal conduce a este voltaje intermedio, el FG debe estar descargado (si estuviera cargado, no obtendríamos conducción porque el voltaje intermedio es menor que V T2) y, por tanto, se almacena un "1" lógico en la puerta. Si el canal no conduce a la tensión intermedia, indica que el FG está cargado y, por tanto, se almacena un "0" lógico en la puerta. La presencia de un "0" o "1" lógico se detecta determinando si hay corriente fluyendo a través del transistor cuando se establece el voltaje intermedio en el CG. En un dispositivo de celda de varios niveles, que almacena más de un bit por celda, se detecta la cantidad de flujo de corriente (en lugar de simplemente su presencia o ausencia), para determinar con mayor precisión el nivel de carga en el FG.
Los MOSFET de puerta flotante se denominan así porque hay una capa de óxido de túnel eléctricamente aislante entre la puerta flotante y el silicio, por lo que la puerta "flota" sobre el silicio. El óxido mantiene los electrones confinados a la puerta flotante. La degradación o el desgaste (y la resistencia limitada de la memoria Flash de puerta flotante) se produce debido al campo eléctrico extremadamente alto.(10 millones de voltios por centímetro) experimentado por el óxido. Tales densidades de alto voltaje pueden romper los enlaces atómicos con el tiempo en el óxido relativamente delgado, degradando gradualmente sus propiedades de aislamiento eléctrico y permitiendo que los electrones queden atrapados y pasen libremente (fuga) desde la puerta flotante hacia el óxido, aumentando la probabilidad de pérdida de datos. ya que los electrones (cuya cantidad se usa para representar diferentes niveles de carga, cada uno asignado a una combinación diferente de bits en MLC Flash) están normalmente en la puerta flotante. Esta es la razón por la que la retención de datos disminuye y el riesgo de pérdida de datos aumenta con el aumento de la degradación. [56] [57] [58] [59] [60]
Túnel de Fowler-Nordheim [ editar ]
El proceso de mover electrones desde la puerta de control hacia la puerta flotante se llama túnel de Fowler-Nordheim , y cambia fundamentalmente las características de la celda al aumentar el voltaje umbral del MOSFET. Esto, a su vez, cambia la corriente de la fuente de drenaje que fluye a través del transistor para un voltaje de puerta dado, que finalmente se usa para codificar un valor binario. El efecto de túnel de Fowler-Nordheim es reversible, por lo que se pueden agregar o eliminar electrones de la puerta flotante, procesos tradicionalmente conocidos como escritura y borrado. [61]
Bombas de carga interna [ editar ]
A pesar de la necesidad de voltajes de programación y borrado relativamente altos, prácticamente todos los chips flash de hoy requieren solo un voltaje de suministro y producen los voltajes altos que se requieren al usar bombas de carga en chip .
Más de la mitad de la energía utilizada por un chip flash NAND de 1,8 V se pierde en la propia bomba de carga. Dado que los convertidores impulsores son intrínsecamente más eficientes que las bombas de carga, los investigadores que desarrollan SSD de baja potencia han propuesto volver a los voltajes de suministro Vcc / Vpp duales utilizados en todos los primeros chips flash, impulsando el alto voltaje Vpp para todos los chips flash en un SSD con un solo convertidor de refuerzo externo compartido. [62] [63] [64] [65] [66] [67] [68] [69]
En naves espaciales y otros entornos de alta radiación, la bomba de carga en el chip es la primera parte del chip flash que falla, aunque las memorias flash seguirán funcionando, en modo de solo lectura, a niveles de radiación mucho más altos. [70]
NOR flash [ editar ]
En el flash NOR, cada celda tiene un extremo conectado directamente a tierra y el otro extremo conectado directamente a una línea de bits. Esta disposición se llama "flash NOR" porque actúa como una puerta NOR: cuando una de las líneas de palabras (conectadas al CG de la celda) se eleva, el transistor de almacenamiento correspondiente actúa para bajar la línea de bits de salida. NOR flash sigue siendo la tecnología de elección para aplicaciones integradas que requieren un dispositivo de memoria discreto no volátil. Las bajas latencias de lectura características de los dispositivos NOR permiten tanto la ejecución directa de código como el almacenamiento de datos en un solo producto de memoria. [71]
Programación [ editar ]
Una celda de flash NOR de un solo nivel en su estado predeterminado es lógicamente equivalente a un valor binario "1", porque la corriente fluirá a través del canal bajo la aplicación de un voltaje apropiado a la puerta de control, de modo que el voltaje de la línea de bits se reduzca. Una celda de flash NOR puede programarse, o establecerse en un valor binario "0", mediante el siguiente procedimiento:
- se aplica un voltaje elevado (típicamente> 5 V) al CG
- el canal ahora está encendido, por lo que los electrones pueden fluir desde la fuente hasta el drenaje (asumiendo un transistor NMOS)
- la corriente de fuente-drenaje es lo suficientemente alta como para hacer que algunos electrones de alta energía salten a través de la capa aislante hacia el FG, a través de un proceso llamado inyección de electrones calientes .
Borrando [ editar ]
Para borrar una celda de destello NOR (restableciéndola al estado "1"), se aplica un gran voltaje de la polaridad opuesta entre el CG y el terminal fuente, tirando de los electrones del FG a través de un túnel cuántico . Los chips de memoria flash NOR modernos se dividen en segmentos de borrado (a menudo llamados bloques o sectores). La operación de borrado solo se puede realizar por bloques; todas las celdas de un segmento de borrado deben borrarse juntas. Sin embargo, la programación de celdas NOR generalmente se puede realizar un byte o palabra a la vez.
Flash NAND [ editar ]
El flash NAND también usa transistores de puerta flotante , pero están conectados de una manera que se asemeja a una puerta NAND : varios transistores están conectados en serie, y la línea de bits se baja solo si todas las líneas de palabras se elevan (por encima de los transistores) V T ). Estos grupos luego se conectan a través de algunos transistores adicionales a una matriz de línea de bits de estilo NOR de la misma manera que los transistores individuales están vinculados en flash NOR.
En comparación con el flash NOR, la sustitución de transistores individuales por grupos enlazados en serie añade un nivel adicional de direccionamiento. Mientras que el flash NOR puede abordar la memoria por página y luego por palabra, el flash NAND puede abordarlo por página, palabra y bit. El direccionamiento a nivel de bits se adapta a las aplicaciones de bits en serie (como la emulación de disco duro), que acceden solo a un bit a la vez. Las aplicaciones de ejecución in situ, por otro lado, requieren que se acceda simultáneamente a cada bit de una palabra. Esto requiere direccionamiento a nivel de palabra. En cualquier caso, los modos de direccionamiento de bits y palabras son posibles con flash NOR o NAND.
Para leer los datos, primero se selecciona el grupo deseado (de la misma manera que se selecciona un solo transistor de una matriz NOR). A continuación, la mayoría de las líneas de palabras se elevan por encima del V T de un bit programado, mientras que una de ellas se coloca justo por encima del V T de un bit borrado. El grupo de la serie conducirá (y bajará la línea de bit) si el bit seleccionado no ha sido programado.
A pesar de los transistores adicionales, la reducción de cables de tierra y líneas de bits permite un diseño más denso y una mayor capacidad de almacenamiento por chip. (Los cables de tierra y las líneas de bits son en realidad mucho más anchos que las líneas en los diagramas). Además, normalmente se permite que la memoria flash NAND contenga un cierto número de fallas ( se espera que la memoria flash NOR, como se usa para una ROM BIOS , sea libre de fallas). Los fabricantes intentan maximizar la cantidad de almacenamiento utilizable reduciendo el tamaño de los transistores.
Las celdas NAND Flash se leen analizando su respuesta a varios voltajes. [59]
Escribir y borrar [ editar ]
NAND flash utiliza inyección de túnel para escribir y liberación de túnel para borrar. La memoria flash NAND forma el núcleo de los dispositivos de almacenamiento USB extraíbles conocidos como unidades flash USB , así como la mayoría de los formatos de tarjetas de memoria y unidades de estado sólido disponibles en la actualidad.
La estructura jerárquica de NAND Flash comienza en un nivel de celda que establece cadenas, luego páginas, bloques, planos y finalmente un troquel. Una cadena es una serie de celdas NAND conectadas en las que la fuente de una celda está conectada al drenaje de la siguiente. Dependiendo de la tecnología NAND, una cadena generalmente consta de 32 a 128 celdas NAND. Las cadenas se organizan en páginas que luego se organizan en bloques en los que cada cadena se conecta a una línea separada llamada línea de bits (BL) Todas las celdas con la misma posición en la cadena están conectadas a través de las puertas de control mediante una línea de palabras (WL) Un plano contiene un cierto número de bloques que están conectados a través del mismo BL. Una matriz Flash consta de uno o más planos y los circuitos periféricos necesarios para realizar todas las operaciones de lectura / escritura / borrado.
La arquitectura de NAND Flash significa que los datos se pueden leer y programar en páginas, normalmente entre 4 KiB y 16 KiB de tamaño, pero solo se pueden borrar a nivel de bloques completos que constan de varias páginas y MB de tamaño. Cuando se borra un bloque, todas las celdas se establecen lógicamente en 1. Los datos solo se pueden programar en una pasada a una página en un bloque que se borró. Cualquier celda que se haya establecido en 0 mediante programación solo se puede restablecer a 1 borrando todo el bloque. Esto significa que antes de que se puedan programar nuevos datos en una página que ya contiene datos, el contenido actual de la página más los nuevos datos deben copiarse en una nueva página borrada. Si hay una página adecuada disponible, los datos se pueden escribir en ella inmediatamente. Si no hay una página borrada disponible, se debe borrar un bloque antes de copiar los datos a una página en ese bloque.La página anterior se marca como no válida y está disponible para borrarla y reutilizarla.[72]
NAND vertical [ editar ]
La memoria NAND vertical (V-NAND) o 3D NAND apila las celdas de memoria verticalmente y utiliza una arquitectura flash de trampa de carga . Las capas verticales permiten densidades de bits de área más grandes sin requerir celdas individuales más pequeñas. [73] También se vende bajo la marca comercial BiCS Flash , que es una marca comercial de Kioxia Corporation (antes Toshiba Memory Corporation). Toshiba anunció por primera vez 3D NAND en 2007. [43] V-NAND fue fabricado comercialmente por primera vez por Samsung Electronics en 2013. [44] [45] [74] [75]
Estructura [ editar ]
V-NAND utiliza una geometría de flash de trampa de carga (que fue introducida comercialmente en 2002 por AMD y Fujitsu ) [42] que almacena la carga en una película de nitruro de silicio incrustada . Una película de este tipo es más robusta contra defectos puntuales y se puede hacer más gruesa para contener un mayor número de electrones. V-NAND envuelve una celda de trampa de carga plana en una forma cilíndrica. [73]A partir de 2020, las memorias Flash NAND 3D de Micron e Intel utilizan puertas flotantes; sin embargo, las memorias NAND 3D de capa Micron 128 y superiores utilizan una estructura de trampa de carga convencional, debido a la disolución de la asociación entre Micron e Intel. La trampa de carga 3D NAND Flash es más delgada que la puerta flotante 3D NAND. En la puerta flotante 3D NAND, las celdas de memoria están completamente separadas entre sí, mientras que en la trampa de carga 3D NAND, los grupos verticales de celdas de memoria comparten el mismo material de nitruro de silicio. [76]
Una celda de memoria individual está formada por una capa plana de polisilicio que contiene un agujero llenado por múltiples cilindros verticales concéntricos. La superficie de polisilicio del agujero actúa como electrodo de puerta. El cilindro de dióxido de silicio más externo actúa como el dieléctrico de la compuerta, que encierra un cilindro de nitruro de silicio que almacena carga, y a su vez encierra un cilindro de dióxido de silicio como el dieléctrico del túnel que rodea una varilla central de polisilicio conductor que actúa como canal conductor. [73]
Las celdas de memoria en diferentes capas verticales no interfieren entre sí, ya que las cargas no pueden moverse verticalmente a través del medio de almacenamiento de nitruro de silicio y los campos eléctricos asociados con las puertas están estrechamente confinados dentro de cada capa. La colección vertical es eléctricamente idéntica a los grupos enlazados en serie en los que se configura la memoria flash NAND convencional. [73]
Construcción [ editar ]
El crecimiento de un grupo de células V-NAND comienza con una pila alterna de capas conductoras de polisilicio (dopado) y capas aislantes de dióxido de silicio. [73]
El siguiente paso es formar un agujero cilíndrico a través de estas capas. En la práctica, un chip V-NAND de 128 Gibit con 24 capas de celdas de memoria requiere unos 2.900 millones de agujeros de este tipo. A continuación, la superficie interior del agujero recibe múltiples recubrimientos, primero dióxido de silicio, luego nitruro de silicio y luego una segunda capa de dióxido de silicio. Finalmente, el agujero se llena con polisilicio conductor (dopado). [73]
Rendimiento [ editar ]
A partir de 2013, [actualizar]la arquitectura flash V-NAND permite operaciones de lectura y escritura dos veces más rápidas que las NAND convencionales y puede durar hasta 10 veces más, mientras consume un 50 por ciento menos de energía. Ofrecen una densidad de bits física comparable utilizando litografía de 10 nm, pero pueden aumentar la densidad de bits hasta en dos órdenes de magnitud, dado el uso de V-NAND de hasta varios cientos de capas. [73] A partir de 2020, Samsung está desarrollando chips V-NAND con 160 capas. [77]
Costo [ editar ]
El costo de la oblea de una NAND 3D es comparable con el flash NAND planar reducido (32 nm o menos). [78] Sin embargo, con la escala NAND plana que se detiene en 16 nm, la reducción del costo por bit puede continuar con la NAND 3D a partir de 16 capas. Sin embargo, debido a la pared lateral no vertical del agujero grabada a través de las capas; incluso una pequeña desviación conduce a un costo mínimo de bits, es decir, una regla de diseño equivalente mínima (o densidad máxima), para un número dado de capas; este número de capa de costo mínimo de la broca disminuye para un diámetro de orificio más pequeño. [79]
Limitaciones [ editar ]
Bloquear borrado [ editar ]
Una limitación de la memoria flash es que, aunque se puede leer o programar un byte o una palabra a la vez de forma aleatoria, solo se puede borrar un bloque a la vez. Esto generalmente establece todos los bits del bloque en 1. Comenzando con un bloque recién borrado, se puede programar cualquier ubicación dentro de ese bloque. Sin embargo, una vez que un bit se ha establecido en 0, solo borrando todo el bloque se puede volver a cambiar a 1. En otras palabras, la memoria flash (específicamente NOR flash) ofrece operaciones de lectura y programación de acceso aleatorio, pero no ofrece opciones aleatoriamente arbitrarias. -acceder a operaciones de reescritura o borrado. Sin embargo, una ubicación puede reescribirse siempre que los bits 0 del nuevo valor sean un superconjunto de los valores sobrescritos. Por ejemplo, un mordiscoEl valor se puede borrar a 1111 y luego escribir como 1110. Escrituras sucesivas en ese nibble pueden cambiarlo a 1010, luego a 0010 y finalmente a 0000. Esencialmente, el borrado establece todos los bits en 1, y la programación solo puede borrar los bits en 0. [80 ] Algunos sistemas de archivos diseñados para dispositivos flash hacen uso de esta capacidad de reescritura, por ejemplo , Yaffs1 , para representar los metadatos del sector. Otros sistemas de archivos flash, como YAFFS2 , nunca hacen uso de esta capacidad de "reescritura"; hacen mucho trabajo adicional para cumplir con la "regla de una sola escritura".
Aunque las estructuras de datos en la memoria flash no se pueden actualizar de manera completamente general, esto permite que los miembros se "eliminen" marcándolos como no válidos. Es posible que esta técnica deba modificarse para dispositivos de celda de varios niveles , donde una celda de memoria contiene más de un bit.
Los dispositivos flash comunes, como las unidades flash USB y las tarjetas de memoria, proporcionan solo una interfaz de nivel de bloque o capa de traducción flash (FTL), que escribe en una celda diferente cada vez para nivelar el nivel de desgaste del dispositivo. Esto evita la escritura incremental dentro de un bloque; sin embargo, ayuda a que el dispositivo no se desgaste prematuramente debido a patrones de escritura intensivos.
Desgaste de la memoria [ editar ]
Otra limitación es que la memoria flash tiene un número finito de ciclos de borrado de programa (normalmente escritos como ciclos P / E). La mayoría de los productos flash disponibles comercialmente están garantizados para resistir alrededor de 100,000 ciclos P / E antes de que el desgaste comience a deteriorar la integridad del almacenamiento. [81] Micron Technology y Sun Microsystems anunciaron un chip de memoria flash SLC NAND clasificado para 1.000.000 ciclos P / E el 17 de diciembre de 2008. [82]
El recuento de ciclos garantizado puede aplicarse solo al bloque cero (como es el caso de los dispositivos TSOP NAND) oa todos los bloques (como en NOR). Este efecto se mitiga en algunos controladores de sistema de archivos o firmware de chip contando las escrituras y reasignando bloques dinámicamente para distribuir las operaciones de escritura entre los sectores; esta técnica se llama nivelación de desgaste . Otro enfoque es realizar la verificación de escritura y la reasignación a sectores libres en caso de falla de escritura, una técnica llamada bloque defectuoso.gestión (BBM). En el caso de los dispositivos portátiles de consumo, estas técnicas de gestión del desgaste suelen prolongar la vida útil de la memoria flash más allá de la vida útil del propio dispositivo, y es posible que en estas aplicaciones se acepte cierta pérdida de datos. Sin embargo, para el almacenamiento de datos de alta confiabilidad, no es recomendable utilizar una memoria flash que tendría que pasar por una gran cantidad de ciclos de programación. Esta limitación no tiene sentido para las aplicaciones de "solo lectura", como los clientes ligeros y los enrutadores , que se programan solo una vez o, como máximo, unas pocas veces durante su vida útil.
En diciembre de 2012, los ingenieros taiwaneses de Macronix revelaron su intención de anunciar en la Reunión Internacional de Dispositivos Electrónicos IEEE de 2012 que habían descubierto cómo mejorar los ciclos de lectura / escritura de almacenamiento flash NAND de 10,000 a 100 millones de ciclos mediante un proceso de "autorreparación". que usaba un chip flash con "calentadores integrados que podían templar pequeños grupos de celdas de memoria". [83] El recocido térmico incorporado fue para reemplazar el ciclo de borrado habitual con un proceso local de alta temperatura que no solo borró la carga almacenada, sino que también reparó la tensión inducida por electrones en el chip, dando ciclos de escritura de al menos 100 millones. . [84]El resultado fue un chip que podría borrarse y reescribirse una y otra vez, incluso cuando teóricamente debería romperse. Sin embargo, por muy prometedor que pudiera haber sido el avance de Macronix para la industria móvil, no había planes para lanzar un producto comercial en el futuro cercano. [85]
Leer molestar [ editar ]
El método utilizado para leer la memoria flash NAND puede hacer que las celdas cercanas en el mismo bloque de memoria cambien con el tiempo (se programen). Esto se conoce como perturbación de lectura. El número umbral de lecturas es generalmente de cientos de miles de lecturas entre operaciones de borrado intermedias. Si lee continuamente desde una celda, esa celda no fallará, sino una de las celdas circundantes en una lectura posterior. Para evitar el problema de la lectura perturbadora, el controlador flash normalmente contará el número total de lecturas en un bloque desde el último borrado. Cuando el recuento excede un límite objetivo, el bloque afectado se copia a un nuevo bloque, se borra y luego se libera al grupo de bloques. El bloque original queda como nuevo después del borrado. Sin embargo, si el controlador de flash no interviene a tiempo, una lectura perturbaSe producirá un error con posible pérdida de datos si los errores son demasiado numerosos para corregirlos con un código de corrección de errores . [86] [87] [88]
Efectos de rayos X [ editar ]
La mayoría de los circuitos integrados flash vienen en paquetes de matriz de cuadrícula de bolas (BGA), e incluso los que no lo hacen a menudo se montan en una PCB junto a otros paquetes BGA. Después del ensamblaje de la placa de circuito impreso , las placas con paquetes BGA a menudo se someten a rayos X para ver si las bolas están haciendo las conexiones adecuadas a la almohadilla adecuada, o si el BGA necesita un nuevo trabajo . Estos rayos X pueden borrar bits programados en un chip flash (convertir bits programados "0" en bits borrados "1"). Los bits borrados (bits "1") no se ven afectados por los rayos X. [89] [90]
Algunos fabricantes están fabricando dispositivos de memoria SD [91] y USB [92] a prueba de rayos X.
Acceso de bajo nivel [ editar ]
La interfaz de bajo nivel para los chips de memoria flash difiere de las de otros tipos de memoria como DRAM , ROM y EEPROM , que admiten la alteración de bits (de cero a uno y de uno a cero) y el acceso aleatorio a través de buses de direcciones accesibles desde el exterior .
La memoria NOR tiene un bus de direcciones externo para lectura y programación. Para la memoria NOR, la lectura y la programación son de acceso aleatorio, y el desbloqueo y el borrado son por bloques. Para la memoria NAND, la lectura y la programación se realizan por páginas, y el desbloqueo y el borrado se realizan por bloques.
NI memorias [ editar ]
La lectura desde la memoria flash NOR es similar a la lectura desde la memoria de acceso aleatorio, siempre que la dirección y el bus de datos estén mapeados correctamente. Debido a esto, la mayoría de los microprocesadores pueden usar la memoria flash NOR como memoria de ejecución en el lugar (XIP), lo que significa que los programas almacenados en la memoria flash NOR se pueden ejecutar directamente desde la memoria flash NOR sin necesidad de copiarlos primero en la RAM. El flash NOR se puede programar de manera de acceso aleatorio similar a la lectura. La programación cambia los bits de uno lógico a cero. Los bits que ya son cero no se modifican. El borrado debe realizarse bloque a bloque y restablece todos los bits del bloque borrado a uno. Los tamaños de bloque típicos son 64, 128 o 256 KiB .
La mala gestión de bloques es una característica relativamente nueva en los chips NOR. En los dispositivos NOR más antiguos que no admiten la gestión de bloques defectuosos, el software o el controlador del dispositivo que controla el chip de memoria debe corregir los bloques que se desgastan o el dispositivo dejará de funcionar de manera confiable.
Los comandos específicos que se utilizan para bloquear, desbloquear, programar o borrar las memorias NOR difieren para cada fabricante. Para evitar la necesidad de un software de controlador único para cada dispositivo fabricado, los comandos especiales de Interfaz de memoria flash común (CFI) permiten que el dispositivo se identifique a sí mismo y a sus parámetros operativos críticos.
Además de su uso como ROM de acceso aleatorio, NOR flash también se puede utilizar como dispositivo de almacenamiento, aprovechando la programación de acceso aleatorio. Algunos dispositivos ofrecen funcionalidad de lectura mientras se escribe para que el código continúe ejecutándose incluso mientras se realiza una operación de programa o borrado en segundo plano. Para escrituras de datos secuenciales, los chips flash NOR suelen tener velocidades de escritura lentas, en comparación con el flash NAND.
El flash NOR típico no necesita un código de corrección de errores . [93]
Memorias NAND [ editar ]
La arquitectura flash NAND fue introducida por Toshiba en 1989. [94] Se accede a estas memorias de forma muy similar a los dispositivos de bloque , como los discos duros. Cada bloque consta de varias páginas. Las páginas suelen tener un tamaño de 512, [95] 2048 o 4096 bytes. Asociados con cada página hay unos pocos bytes (típicamente 1/32 del tamaño de los datos) que se pueden usar para almacenar una suma de verificación del código de corrección de errores (ECC) .
Los tamaños de bloque típicos incluyen:
- 32 páginas de 512 + 16 bytes cada una para un tamaño de bloque (efectivo) de 16 KiB
- 64 páginas de 2048 + 64 bytes cada una para un tamaño de bloque de 128 KiB [96]
- 64 páginas de 4096 + 128 bytes cada una para un tamaño de bloque de 256 KiB [97]
- 128 páginas de 4096 + 128 bytes cada una para un tamaño de bloque de 512 KiB.
Si bien la lectura y la programación se realizan por página, el borrado solo se puede realizar por bloques. [98]
Los dispositivos NAND también requieren una gestión de bloques defectuosos por parte del software del controlador del dispositivo o por un chip controlador separado . Las tarjetas SD, por ejemplo, incluyen circuitos de controlador para realizar una gestión de bloques defectuosos y nivelación del desgaste . Cuando se accede a un bloque lógico mediante software de alto nivel, el controlador o controlador de dispositivo lo asigna a un bloque físico. Se pueden reservar una serie de bloques en el chip flash para almacenar tablas de mapeo para tratar los bloques defectuosos, o el sistema puede simplemente verificar cada bloque en el encendido para crear un mapa de bloques defectuoso en la RAM. La capacidad de memoria general se reduce gradualmente a medida que se marcan más bloques como defectuosos.
NAND se basa en ECC para compensar los bits que pueden fallar espontáneamente durante el funcionamiento normal del dispositivo. Un ECC típico corregirá un error de un bit en cada 2048 bits (256 bytes) usando 22 bits de ECC, o un error de un bit en cada 4096 bits (512 bytes) usando 24 bits de ECC. [99] Si el ECC no puede corregir el error durante la lectura, aún puede detectar el error. Al realizar operaciones de borrado o programación, el dispositivo puede detectar bloques que no se pueden programar o borrar y marcarlos como incorrectos. A continuación, los datos se escriben en un bloque bueno diferente y se actualiza el mapa de bloques defectuosos.
Los códigos Hamming son los ECC más utilizados para el flash SLC NAND. Los códigos Reed-Solomon y los códigos BCH ( códigos Bose-Chaudhuri-Hocquenghem) se utilizan comúnmente ECC para flash MLC NAND. Algunos chips flash MLC NAND generan internamente los códigos de corrección de errores BCH apropiados. [93]
La mayoría de los dispositivos NAND se envían de fábrica con algunos bloques defectuosos. Por lo general, se marcan de acuerdo con una estrategia específica de marcado de bloques defectuosos. Al permitir algunos bloques defectuosos, los fabricantes logran rendimientos mucho más altos de lo que serían posibles si todos los bloques tuvieran que verificarse para ser buenos. Esto reduce significativamente los costos de flash NAND y solo disminuye ligeramente la capacidad de almacenamiento de las piezas.
Al ejecutar software desde memorias NAND, a menudo se utilizan estrategias de memoria virtual : el contenido de la memoria primero debe paginarse o copiarse en la RAM asignada a la memoria y ejecutarse allí (lo que conduce a la combinación común de NAND + RAM). Una unidad de administración de memoria (MMU) en el sistema es útil, pero esto también se puede lograr con superposiciones . Por esta razón, algunos sistemas usarán una combinación de memorias NOR y NAND, donde se usa una memoria NOR más pequeña como ROM de software y una memoria NAND más grande se particiona con un sistema de archivos para usar como un área de almacenamiento de datos no volátiles.
NAND sacrifica las ventajas de acceso aleatorio y ejecución in situ de NOR. NAND se adapta mejor a los sistemas que requieren un almacenamiento de datos de alta capacidad. Ofrece mayores densidades, mayores capacidades y menor costo. Tiene borrados, escrituras secuenciales y lecturas secuenciales más rápidas.
Estandarización [ editar ]
Un grupo llamado Open NAND Flash Interface Working Group (ONFI) ha desarrollado una interfaz estandarizada de bajo nivel para chips flash NAND. Esto permite la interoperabilidad entre dispositivos NAND conformes de diferentes proveedores. La versión 1.0 [100] de la especificación ONFI se publicó el 28 de diciembre de 2006. Especifica:
- Una interfaz física estándar ( asignación de pines ) para flash NAND en paquetes TSOP -48, WSOP-48, LGA -52 y BGA -63
- Un conjunto de comandos estándar para leer, escribir y borrar chips flash NAND
- Un mecanismo de autoidentificación (comparable a la función de detección de presencia en serie de los módulos de memoria SDRAM)
El grupo ONFI cuenta con el respaldo de los principales fabricantes de flash NAND, incluidos Hynix , Intel , Micron Technology y Numonyx , así como de los principales fabricantes de dispositivos que incorporan chips flash NAND. [101]
Dos importantes fabricantes de dispositivos flash, Toshiba y Samsung , han optado por utilizar una interfaz de su propio diseño conocida como Toggle Mode (y ahora Toggle V2.0). Esta interfaz no es compatible pin a pin con la especificación ONFI. El resultado es que un producto diseñado para los dispositivos de un proveedor puede que no pueda utilizar los dispositivos de otro proveedor. [102]
Un grupo de proveedores, incluidos Intel , Dell y Microsoft , formó un grupo de trabajo de interfaz de controlador de host de memoria no volátil (NVMHCI). [103] El objetivo del grupo es proporcionar interfaces de programación de software y hardware estándar para subsistemas de memoria no volátil, incluido el dispositivo de "caché flash" conectado al bus PCI Express .
Distinción entre flash NOR y NAND [ editar ]
El flash NOR y NAND se diferencian de dos formas importantes:
- Las conexiones de las celdas de memoria individuales son diferentes. [ cita requerida ]
- La interfaz proporcionada para leer y escribir la memoria es diferente; NOR permite el acceso aleatorio , mientras que NAND solo permite el acceso a la página. [104]
Las memorias flash NOR y NAND obtienen sus nombres de la estructura de las interconexiones entre las celdas de memoria. [ cita requerida ] En flash NOR, las celdas se conectan en paralelo a las líneas de bits, lo que permite que las celdas se lean y programen individualmente. La conexión en paralelo de celdas se asemeja a la conexión en paralelo de transistores en una puerta CMOS NOR. En el flash NAND, las celdas están conectadas en serie, asemejándose a una puerta CMOS NAND. Las conexiones en serie consumen menos espacio que las paralelas, lo que reduce el costo de la memoria flash NAND. Por sí mismo, no evita que las células NAND se lean y programen individualmente. [ cita requerida ]
Cada celda de flash NOR es más grande que una celda de flash NAND (10 F 2 vs 4 F 2 ) incluso cuando se usa exactamente la misma fabricación de dispositivo semiconductor y, por lo tanto, cada transistor, contacto, etc. es exactamente del mismo tamaño, porque las celdas de flash NOR requieren un contacto de metal separado para cada celda. [105]
Debido a la conexión en serie y la eliminación de los contactos de la línea de palabras, una cuadrícula grande de celdas de memoria flash NAND ocupará quizás solo el 60% del área de celdas NOR equivalentes [106] (asumiendo la misma resolución de proceso CMOS , por ejemplo, 130 nm , 90 nm o 65 nm). Los diseñadores de flash NAND se dieron cuenta de que el área de un chip NAND y, por lo tanto, el costo, podrían reducirse aún más al eliminar la dirección externa y los circuitos del bus de datos. En cambio, los dispositivos externos podrían comunicarse con la memoria flash NAND a través de registros de datos y comandos de acceso secuencial, que recuperarían y generarían internamente los datos necesarios. Esta elección de diseño hizo imposible el acceso aleatorio de la memoria flash NAND, pero el objetivo de la memoria flash NAND era reemplazar los discos duros mecánicos., no para reemplazar ROM.
| Atributo | NAND | NI |
|---|---|---|
| Aplicación principal | Almacenamiento de archivos | Ejecución de código |
| Capacidad de almacenamiento | Alto | Bajo |
| Costo por bit | Bajo | |
| Poder activo | Bajo | |
| Energía de reserva | Bajo | |
| Velocidad de escritura | Rápido | |
| Velocidad de lectura | Rápido | |
| Ejecutar en el lugar (XIP) | No | sí |
| Fiabilidad | Alto |
Escribe resistencia [ editar ]
La resistencia de escritura del flash NOR de puerta flotante SLC suele ser igual o mayor que la del flash NAND, mientras que el flash MLC NOR y NAND tienen capacidades de resistencia similares. Se proporcionan ejemplos de clasificaciones de ciclo de resistencia enumeradas en hojas de datos para flash NAND y NOR, así como en dispositivos de almacenamiento que utilizan memoria flash. [107]
| Tipo de memoria flash | Calificación de resistencia (borra por bloque ) | Ejemplo (s) de memoria flash o dispositivo de almacenamiento |
|---|---|---|
| SLC NAND | 100.000 | Samsung OneNAND KFW4G16Q2M, chips flash Toshiba SLC NAND, [108] [109] [110] [111] [112] Transcend SD500, Fujitsu S26361-F3298 |
| MLC NAND | 5.000 a 10.000 para aplicaciones de capacidad media; 1.000 a 3.000 para aplicaciones de gran capacidad [113] | Samsung K9G8G08U0M (ejemplo para aplicaciones de capacidad media), Memblaze PBlaze4, [114] ADATA SU900, Mushkin Reactor |
| TLC NAND | 1.000 | Samsung SSD 840 |
| QLC NAND | ? | Tarjetas flash SD SanDisk X4 NAND [115] [116] [117] [118] |
| 3D SLC NAND | 100.000 | Samsung Z-NAND [119] |
| 3D MLC NAND | 6.000 a 40.000 | Samsung SSD 850 PRO, Samsung SSD 845DC PRO, [120] [121] Samsung 860 PRO |
| 3D TLC NAND | 1.000 a 3.000 | Samsung SSD 850 EVO, Samsung SSD 845DC EVO, Crucial MX300 [122] [123] [124] , Memblaze PBlaze5 900, Memblaze PBlaze5 700, Memblaze PBlaze5 910/916, Memblaze PBlaze5 510/516, [125] [126] [127 ] [128] ADATA SX 8200 PRO (también se vende con la marca "XPG Gammix", modelo S11 PRO) |
| 3D QLC NAND | 100 hasta 1000 | Samsung SSD 860 QVO SATA, Intel SSD 660p, Samsung SSD 980 QVO NVMe, Micron 5210 ION, Samsung SSD BM991 NVMe [129] [130] [131] [132] [133] [134] [135] [136] |
| 3D PLC NAND | Desconocido | En desarrollo por SK Hynix (antes Intel) [137] y Kioxia (antes Toshiba Memory). [113] |
| SLC (puerta flotante) NOR | 100.000 a 1.000.000 | Numonyx M58BW (clasificación de resistencia de 100.000 borrados por bloque); Spansion S29CD016J (calificación de resistencia de 1,000,000 borrados por bloque) |
| MLC (puerta flotante) NOR | 100.000 | Flash Numonyx J3 |
Sin embargo, al aplicar ciertos algoritmos y paradigmas de diseño, como la nivelación del desgaste y el sobreaprovisionamiento de memoria , la resistencia de un sistema de almacenamiento se puede ajustar para satisfacer requisitos específicos. [3] [138]
Para calcular la longevidad de la memoria flash NAND, se debe tener en cuenta el tamaño del chip de memoria, el tipo de memoria (por ejemplo, SLC / MLC / TLC) y el patrón de uso.
El rendimiento de 3D NAND puede degradarse a medida que se agregan capas. [119]
Sistemas de archivos Flash [ editar ]
Debido a las características particulares de la memoria flash, es mejor utilizarla con un controlador para realizar la nivelación del desgaste y la corrección de errores o con sistemas de archivos flash diseñados específicamente, que distribuyen las escrituras en los medios y se ocupan de los largos tiempos de borrado de los bloques flash NOR. [139] El concepto básico detrás de los sistemas de archivos flash es el siguiente: cuando se va a actualizar la tienda flash, el sistema de archivos escribirá una nueva copia de los datos modificados en un bloque nuevo, reasignará los punteros del archivo y luego borrará el bloque antiguo. más tarde cuando tenga tiempo.
En la práctica, los sistemas de archivos flash se utilizan solo para dispositivos de tecnología de memoria (MTD), que son memorias flash integradas que no tienen un controlador. Las tarjetas de memoria flash extraíbles , SSD, chips eMMC / eUFS y unidades flash USB tienen controladores incorporados para realizar la nivelación del desgaste y la corrección de errores, por lo que el uso de un sistema de archivos flash específico no agrega ningún beneficio.
Capacidad [ editar ]
A menudo se colocan o apilan varios chips para lograr mayores capacidades [140] para su uso en dispositivos electrónicos de consumo como reproductores multimedia o GPS . La escala de capacidad (aumento) de los chips flash se utiliza para seguir la ley de Moore porque se fabrican con muchas de las mismas técnicas y equipos de circuitos integrados . Desde la introducción de 3D NAND, el escalado ya no está necesariamente asociado con la ley de Moore, ya que ya no se utilizan transistores (celdas) cada vez más pequeños.
Los dispositivos de almacenamiento flash de consumo generalmente se anuncian con tamaños utilizables expresados como una pequeña potencia entera de dos (2, 4, 8, etc.) y una designación de megabytes (MB) o gigabytes (GB); por ejemplo, 512 MB, 8 GB. Esto incluye SSD comercializados como reemplazos de disco duro, de acuerdo con los discos duros tradicionales , que usan prefijos decimales . [141] Por lo tanto, un SSD marcado como "64 GB " tiene al menos 64 × 1000 3 bytes (64 GB). La mayoría de los usuarios tendrán una capacidad ligeramente menor que la disponible para sus archivos, debido al espacio que ocupan los metadatos del sistema de archivos.
Los chips de memoria flash dentro de ellos tienen un tamaño en múltiplos binarios estrictos, pero la capacidad total real de los chips no se puede utilizar en la interfaz de la unidad. Es considerablemente más grande que la capacidad anunciada para permitir la distribución de escrituras ( nivelación de desgaste ), para ahorrar, para códigos de corrección de errores y para otros metadatos necesarios para el firmware interno del dispositivo.
En 2005, Toshiba y SanDisk desarrollaron un chip flash NAND capaz de almacenar 1 GB de datos utilizando tecnología de celda multinivel (MLC), capaz de almacenar dos bits de datos por celda. En septiembre de 2005, Samsung Electronics anunció que había desarrollado el primer chip de 2 GB del mundo. [142]
En marzo de 2006, Samsung anunció discos duros flash con una capacidad de 4 GB, esencialmente el mismo orden de magnitud que los discos duros de portátiles más pequeños, y en septiembre de 2006, Samsung anunció un chip de 8 GB producido mediante un proceso de fabricación de 40 nm. [143] En enero de 2008, SanDisk anunció la disponibilidad de sus tarjetas MicroSDHC de 16 GB y SDHC Plus de 32 GB. [144] [145]
Las unidades flash más recientes (a partir de 2012) tienen capacidades mucho mayores, con 64, 128 y 256 GB. [146]
Un desarrollo conjunto en Intel y Micron permitirá la producción de dispositivos flash NAND de 32 capas de 3,5 terabytes (TB [ aclaración necesaria ] ) y SSD de tamaño estándar de 10 TB. El dispositivo incluye 5 paquetes de matrices TLC de 16 × 48 GB, con un diseño de celda de puerta flotante. [147]
Se siguen fabricando chips flash con capacidades inferiores o cercanas a 1 MB (por ejemplo, para BIOS-ROM y aplicaciones integradas).
En julio de 2016, Samsung anunció el Samsung 850 EVO de 4 TB [ aclaración necesaria ] que utiliza su TLC 3D V-NAND de 256 Gbit y 48 capas. [148] En agosto de 2016, Samsung anunció un SSD SAS de 2,5 pulgadas y 32 TB basado en su TLC 3D V-NAND de 512 Gbit y 64 capas. Además, Samsung espera presentar SSD con hasta 100 TB de almacenamiento para 2020. [149]
Tasas de transferencia [ editar ]
Los dispositivos de memoria flash suelen ser mucho más rápidos en lectura que en escritura. [150] El rendimiento también depende de la calidad de los controladores de almacenamiento, que se vuelven más críticos cuando los dispositivos están parcialmente llenos. [ vago ] [150] Incluso cuando el único cambio en la fabricación es el encogimiento, la ausencia de un controlador apropiado puede resultar en velocidades degradadas. [151]
Aplicaciones [ editar ]
Flash en serie [ editar ]
La memoria flash en serie es una memoria flash pequeña y de bajo consumo que proporciona solo acceso en serie a los datos; en lugar de direccionar bytes individuales, el usuario lee o escribe grandes grupos contiguos de bytes en el espacio de direcciones en serie. El bus de interfaz de periféricos en serie (SPI) es un protocolo típico para acceder al dispositivo. Cuando se incorpora a un sistema integrado , el flash en serie requiere menos cables en la PCB que las memorias flash en paralelo, ya que transmite y recibe datos de un bit a la vez. Esto puede permitir una reducción en el espacio de la placa, el consumo de energía y el costo total del sistema.
Hay varias razones por las que un dispositivo en serie, con menos pines externos que un dispositivo paralelo, puede reducir significativamente el costo general:
- Muchos ASIC están limitados por almohadilla, lo que significa que el tamaño de la matriz está restringido por la cantidad de almohadillas de unión de cables , en lugar de la complejidad y la cantidad de puertas utilizadas para la lógica del dispositivo. La eliminación de las almohadillas de unión permite así un circuito integrado más compacto, en un troquel más pequeño; esto aumenta el número de troqueles que se pueden fabricar en una oblea y, por lo tanto, reduce el costo por troquel.
- La reducción del número de pines externos también reduce los costes de montaje y embalaje . Un dispositivo en serie se puede empaquetar en un paquete más pequeño y simple que un dispositivo paralelo.
- Los paquetes más pequeños y con menor cantidad de pines ocupan menos área de PCB.
- Los dispositivos de menor cantidad de pines simplifican el enrutamiento de PCB .
Hay dos tipos principales de flash SPI. El primer tipo se caracteriza por páginas pequeñas y uno o más búferes de página SRAM internos que permiten leer una página completa en el búfer, modificar parcialmente y luego volver a escribir (por ejemplo, Atmel AT45 DataFlash o Micron Technology Page Erase NOR Flash ). El segundo tipo tiene sectores más grandes donde los sectores más pequeños que se encuentran típicamente en este tipo de flash SPI son 4 kB, pero pueden ser tan grandes como 64 kB. Dado que este tipo de flash SPI carece de un búfer SRAM interno, la página completa debe leerse y modificarse antes de volver a escribirse, lo que hace que su administración sea más lenta. Sin embargo, el segundo tipo es más económico que el primero y, por lo tanto, es una buena opción cuando la aplicación es el sombreado de código.
Los dos tipos no se pueden intercambiar fácilmente, ya que no tienen el mismo pinout y los conjuntos de comandos son incompatibles.
La mayoría de los FPGA se basan en celdas de configuración SRAM y requieren un dispositivo de configuración externo, a menudo un chip flash en serie, para recargar el flujo de bits de configuración cada ciclo de energía. [152]
Almacenamiento de firmware [ editar ]
Con el aumento de la velocidad de las CPU modernas, los dispositivos flash paralelos suelen ser mucho más lentos que el bus de memoria de la computadora a la que están conectados. Por el contrario, la SRAM moderna ofrece tiempos de acceso por debajo de 10 ns , mientras que DDR2 SDRAM ofrece tiempos de acceso por debajo de 20 ns. Debido a esto, a menudo es deseable remedar el código almacenado en la memoria flash en la RAM; es decir, el código se copia de la memoria flash a la RAM antes de la ejecución, de modo que la CPU pueda acceder a él a toda velocidad. El firmware del dispositivo puede almacenarse en un dispositivo flash en serie y luego copiarse en SDRAM o SRAM cuando el dispositivo está encendido. [153]El uso de un dispositivo flash en serie externo en lugar de flash en el chip elimina la necesidad de comprometer el proceso de manera significativa (un proceso de fabricación que es bueno para la lógica de alta velocidad generalmente no es bueno para el flash y viceversa). Una vez que se decide leer el firmware como un bloque grande, es común agregar compresión para permitir el uso de un chip flash más pequeño. Las aplicaciones típicas para flash en serie incluyen el almacenamiento de firmware para discos duros , controladores Ethernet , módems DSL , dispositivos de red inalámbrica , etc.
Memoria flash como reemplazo de discos duros [ editar ]
Una aplicación más reciente para la memoria flash es como reemplazo de los discos duros . La memoria flash no tiene las limitaciones mecánicas y las latencias de los discos duros, por lo que una unidad de estado sólido (SSD) es atractiva cuando se considera la velocidad, el ruido, el consumo de energía y la confiabilidad. Las unidades flash están ganando terreno como dispositivos de almacenamiento secundario de dispositivos móviles; también se utilizan como sustitutos de los discos duros en computadoras de escritorio de alto rendimiento y algunos servidores con arquitecturas RAID y SAN .
Quedan algunos aspectos de los SSD basados en flash que los hacen poco atractivos. El costo por gigabyte de memoria flash sigue siendo significativamente más alto que el de los discos duros. [154] También la memoria flash tiene un número finito de ciclos P / E ( programar / borrar ), pero esto parece estar actualmente bajo control ya que las garantías de los SSD basados en flash se acercan a las de los discos duros actuales. [155] Además, los archivos eliminados en SSD pueden permanecer durante un período de tiempo indefinido antes de ser sobrescritos por datos nuevos; Las técnicas de borrado o trituración o el software que funcionan bien en unidades de disco duro magnético no tienen ningún efecto en las SSD, lo que compromete la seguridad y el examen forense. Sin embargo, debido al llamado TRIMcomando empleado por la mayoría de las unidades de estado sólido, que marca las direcciones de bloque lógico ocupadas por el archivo eliminado como no utilizadas para permitir la recolección de basura , el software de recuperación de datos no es capaz de restaurar archivos eliminados.
Para las bases de datos relacionales u otros sistemas que requieren transacciones ACID , incluso una cantidad modesta de almacenamiento flash puede ofrecer grandes aceleraciones sobre matrices de unidades de disco. [156] [157]
En mayo de 2006, Samsung Electronics anunció dos PC basadas en memoria flash, se esperaba que Q1-SSD y Q30-SSD estuvieran disponibles en junio de 2006, las cuales usaban SSD de 32 GB, y al menos inicialmente estaban disponibles solo en Corea del Sur . [158] El lanzamiento de Q1-SSD y Q30-SSD se retrasó y finalmente se envió a finales de agosto de 2006. [159]
La primera PC basada en memoria flash que estuvo disponible fue la Sony Vaio UX90, anunciada para pre-pedido el 27 de junio de 2006 y comenzó a enviarse a Japón el 3 de julio de 2006 con un disco duro de memoria flash de 16 Gb. [160] A finales de septiembre de 2006, Sony actualizó la memoria flash del Vaio UX90 a 32 Gb. [161]
Se ofreció una unidad de estado sólido como una opción con la primera MacBook Air presentada en 2008, y desde 2010 en adelante, todos los modelos se enviaron con una SSD. A partir de finales de 2011, como parte de la iniciativa Ultrabook de Intel , se envía un número cada vez mayor de portátiles ultradelgados con SSD estándar.
También existen técnicas híbridas como la unidad híbrida y ReadyBoost que intentan combinar las ventajas de ambas tecnologías, utilizando flash como una caché no volátil de alta velocidad para archivos en el disco que a menudo se referencian, pero rara vez se modifican, como la aplicación y archivos ejecutables del sistema operativo .
Memoria flash como RAM [ editar ]
A partir de 2012, [actualizar]hay intentos de utilizar la memoria flash como la memoria principal de la computadora, DRAM . [162]
Archivo o almacenamiento a largo plazo [ editar ]
No está claro cuánto tiempo persistirá la memoria flash en condiciones de archivo (es decir, temperatura y humedad benignas con acceso poco frecuente con o sin reescritura profiláctica). Las hojas de datos de los microcontroladores " ATmega " basados en flash de Atmel generalmente prometen tiempos de retención de 20 años a 85 ° C (185 ° F) y 100 años a 25 ° C (77 ° F). [163] El período de retención varía entre los tipos y modelos de almacenamiento flash. Cuando se suministra energía y está inactivo, la carga de los transistores que contienen los datos se actualiza de forma rutinaria mediante el firmware del almacenamiento flash. [164]
Un artículo de CMU en 2015 afirma que "los dispositivos flash de hoy, que no requieren actualización flash, tienen una edad de retención típica de 1 año a temperatura ambiente". Y ese tiempo de retención disminuye exponencialmente al aumentar la temperatura. El fenómeno se puede modelar mediante la ecuación de Arrhenius . [165] [166]
Configuración de FPGA [ editar ]
Algunos FPGA se basan en celdas de configuración flash que se utilizan directamente como conmutadores (programables) para conectar elementos internos, utilizando el mismo tipo de transistor de puerta flotante que las celdas de almacenamiento de datos flash en dispositivos de almacenamiento de datos. [152]
Industria [ editar ]
Una fuente afirma que, en 2008, la industria de la memoria flash incluye alrededor de 9.100 millones de dólares en producción y ventas. Otras fuentes sitúan el mercado de la memoria flash en un tamaño de más de 20.000 millones de dólares en 2006, lo que representa más del ocho por ciento del mercado general de semiconductores y más del 34 por ciento del mercado total de memoria de semiconductores. [167] En 2012, el mercado se estimó en 26.800 millones de dólares. [168] Puede llevar hasta 10 semanas producir un chip de memoria flash. [169]
Fabricantes [ editar ]
Los siguientes son los mayores fabricantes de memoria flash NAND, a partir del primer trimestre de 2019. [170]
- Samsung Electronics - 34,9%
- Kioxia - 18,1%
- Western Digital Corporation - 14%
- Tecnología Micron - 13,5%
- SK Hynix - 10,3%
- Intel : 8,7%
Envíos [ editar ]
| Años) | Chips de memoria flash discretos | Capacidad de datos de la memoria flash ( gigabytes ) | Celdas de memoria MOSFET de puerta flotante (miles de millones) |
|---|---|---|---|
| 1992 | 26 000 000 [171] | 3 [171] | 24 [a] |
| 1993 | 73.000.000 [171] | 17 [171] | 139 [a] |
| 1994 | 112.000.000 [171] | 25 [171] | 203 [a] |
| 1995 | 235.000.000 [171] | 38 [171] | 300 [a] |
| 1996 | 359.000.000 [171] | 140 [171] | 1.121 [a] |
| 1997 | 477,200,000+ [172] | 317+ [172] | 2.533+ [a] |
| 1998 | 762,195,122 [173] | 455+ [172] | 3.642+ [a] |
| 1999 | 12,800,000,000 [174] | 635+ [172] | 5.082+ [a] |
| 2000-2004 | 134,217,728,000 (NAND) [175] | 1.073.741.824.000 (NAND) [175] | |
| 2005-2007 | ? | ||
| 2008 | 1.226.215.645 (NAND móvil) [176] | ||
| 2009 | 1,226,215,645+ (NAND móvil) | ||
| 2010 | 7,280,000,000+ [b] | ||
| 2011 | 8.700.000.000 [178] | ||
| 2012 | 5.151.515.152 (en serie ) [179] | ||
| 2013 | ? | ||
| 2014 | ? | 59.000.000.000 [180] | 118,000,000,000+ [a] |
| 2015 | 7.692.307.692 (NAND) [181] | 85.000.000.000 [182] | 170,000,000,000+ [a] |
| 2016 | ? | 100.000.000.000 [183] | 200,000,000,000+ [a] |
| 2017 | ? | 148.200.000.000 [c] | 296,400,000,000+ [a] |
| 2018 | ? | 231,640,000,000 [d] | 463,280,000,000+ [a] |
| 1992-2018 | 45,358,454,134+ chips de memoria | 758,057,729,630+ gigabytes | 2,321,421,837,044 billones + de células |
Además de los chips de memoria flash individuales, la memoria flash también está integrada en chips de microcontroladores (MCU) y dispositivos de sistema en chip (SoC). [187] La memoria flash está integrada en chips ARM , [187] que han vendido 150 mil millones de unidades en todo el mundo a partir de 2019 [actualizar], [188] y en dispositivos programables de sistema en chip (PSoC), que han vendido 1,1 mil millones de unidades a partir de 2012 [actualizar]. [189] Esto suma al menos 151,1 mil millones de chips MCU y SoC con memoria flash incorporada, además de los 45,4 mil millones de ventas de chips flash individuales conocidas a partir de 2015[actualizar], con un total de al menos 196,5 mil millones de chips que contienen memoria flash.
Escalabilidad de Flash [ editar ]
Debido a su estructura relativamente simple y la alta demanda de mayor capacidad, la memoria flash NAND es la tecnología de escala más agresiva entre los dispositivos electrónicos . La fuerte competencia entre los pocos fabricantes principales solo se suma a la agresividad en la reducción de la regla de diseño del MOSFET de puerta flotante o el nodo de tecnología de proceso. [87] Si bien la línea de tiempo de reducción esperada es un factor de dos cada tres años según la versión original de la ley de Moore , esto se ha acelerado recientemente en el caso del flash NAND a un factor de dos cada dos años.
| ITRS o empresa | 2010 | 2011 | 2012 | 2013 | 2014 | 2015 | 2016 | 2017 | 2018 |
|---|---|---|---|---|---|---|---|---|---|
| Hoja de ruta de ITRS Flash 2011 [190] | 32 millas náuticas | 22 millas náuticas | 20 millas náuticas | 18 millas náuticas | 16 millas náuticas | ||||
| Hoja de ruta Flash de ITRS actualizada [191] | 17 millas náuticas | 15 millas náuticas | 14 millas náuticas | ||||||
| Samsung [190] [191] [192] (Samsung 3D NAND) [191] | 35 a 20 millas náuticas [30] | 27 millas náuticas | 21 nm ( MLC , TLC ) | 19–16 nm 19– 10 nm (MLC, TLC) [193] | V-NAND de 19 a 10 nm (24L) | V-NAND de 16 a 10 nm (32L) | 16–10 nm | 12–10 nm | 12–10 nm |
| Micron , Intel [190] [191] [192] | 34-25 nm | 25 millas náuticas | 20 nm (MLC + HKMG) | 20 nm (TLC) | 16 millas náuticas | NAND 3D de 16 nm | NAND 3D de 16 nm | NAND 3D de 12 nm | NAND 3D de 12 nm |
| Toshiba , WD ( SanDisk ) [190] [191] [192] | 43–32 nm 24 nm (Toshiba) [194] | 24 millas náuticas | 19 nm (MLC, TLC) | 15 millas náuticas | NAND 3D de 15 nm | NAND 3D de 15 nm | NAND 3D de 12 nm | NAND 3D de 12 nm | |
| SK Hynix [190] [191] [192] | 46–35 nm | 26 millas náuticas | 20 nm (MLC) | 16 millas náuticas | 16 millas náuticas | 16 millas náuticas | 12 millas náuticas | 12 millas náuticas |
A medida que el tamaño de la función MOSFET de las celdas de memoria flash alcance el límite mínimo de 15-16 nm, el TLC (3 bits / celda) impulsará más aumentos de densidad de flash en combinación con el apilamiento vertical de los planos de memoria NAND. La disminución de la resistencia y el aumento de las tasas de errores de bits incorregibles que acompañan a la reducción del tamaño de las características pueden compensarse mediante mecanismos mejorados de corrección de errores. [195] Incluso con estos avances, puede ser imposible escalar económicamente el flash a dimensiones cada vez más pequeñas a medida que se reduce el número de capacidad de retención de electrones. Muchas nuevas tecnologías prometedoras (como FeRAM , MRAM , PMC , PCM , ReRAM, y otros) están bajo investigación y desarrollo como posibles reemplazos más escalables para flash. [196]
Línea de tiempo [ editar ]
| Fecha de introducción | Nombre del chip | Capacidad del paquete de memoria (en bits ; Megabits (Mb), Gigabits (Gb), Terabits (Tb) | Tipo de flash | Tipo de célula | Fabricante (s) | Proceso | Área | Árbitro |
|---|---|---|---|---|---|---|---|---|
| 1984 | ? | ? | NI | SLC | Toshiba | ? | ? | [19] |
| 1985 | ? | 256 KB | NI | SLC | Toshiba | 2.000 millas náuticas | ? | [27] |
| 1987 | ? | ? | NAND | SLC | Toshiba | ? | ? | [1] |
| 1989 | ? | 1 Mb | NI | SLC | Seeq , Intel | ? | ? | [27] |
| 4 Mb | NAND | SLC | Toshiba | 1.000 nm | ||||
| 1991 | ? | 16 Mb | NI | SLC | Mitsubishi | 600 nm | ? | [27] |
| 1993 | DD28F032SA | 32 Mb | NI | SLC | Intel | ? | 280 mm² | [197] [198] |
| 1994 | ? | 64 Mb | NI | SLC | Comité ejecutivo nacional | 400 nm | ? | [27] |
| 1995 | ? | 16 Mb | DINOR | SLC | Mitsubishi, Hitachi | ? | ? | [27] [199] |
| NAND | SLC | Toshiba | ? | ? | [200] | |||
| 32 Mb | NAND | SLC | Hitachi, Samsung , Toshiba | ? | ? | [27] | ||
| 34 Mb | De serie | SLC | SanDisk | |||||
| 1996 | ? | 64 Mb | NAND | SLC | Hitachi , Mitsubishi | 400 nm | ? | [27] |
| QLC | Comité ejecutivo nacional | |||||||
| 128 Mb | NAND | SLC | Samsung, Hitachi | ? | ||||
| 1997 | ? | 32 Mb | NI | SLC | Intel, agudo | 400 nm | ? | [201] |
| NAND | SLC | AMD, Fujitsu | 350 nm | |||||
| 1999 | ? | 256 Mb | NAND | SLC | Toshiba | 250 nm | ? | [27] |
| MLC | Hitachi | |||||||
| 2000 | ? | 32 Mb | NI | SLC | Toshiba | 250 nm | ? | [27] |
| 64 Mb | NI | QLC | STMicroelectronics | 180 nm | ||||
| 512 Mb | NAND | SLC | Toshiba | ? | ? | [202] | ||
| 2001 | ? | 512 Mb | NAND | MLC | Hitachi | ? | ? | [27] |
| 1 gibit | NAND | MLC | Samsung | |||||
| Toshiba, SanDisk | 160 nanómetro | ? | [203] | |||||
| 2002 | ? | 512 Mb | NROM | MLC | Saifun | 170 nanómetro | ? | [27] |
| 2 Gb | NAND | SLC | Samsung, Toshiba | ? | ? | [204] [205] | ||
| 2003 | ? | 128 Mb | NI | MLC | Intel | 130 nm | ? | [27] |
| 1 Gb | NAND | MLC | Hitachi | |||||
| 2004 | ? | 8 Gb | NAND | SLC | Samsung | 60 nm | ? | [204] |
| 2005 | ? | 16 GB | NAND | SLC | Samsung | 50 nm | ? | [30] |
| 2006 | ? | 32 Gb | NAND | SLC | Samsung | 40 nm | ||
| Abril de 2007 | THGAM | 128 Gb | NAND apilado | SLC | Toshiba | 56 nanómetro | 252 mm² | [46] |
| Septiembre de 2007 | ? | 128 Gb | NAND apilado | SLC | Hynix | ? | ? | [47] |
| 2008 | THGBM | 256 Gb | NAND apilado | SLC | Toshiba | 43 millas náuticas | 353 mm² | [48] |
| 2009 | ? | 32 Gb | NAND | TLC | Toshiba | 32 millas náuticas | 113 mm² | [28] |
| 64 Gb | NAND | QLC | Toshiba, SanDisk | 43 millas náuticas | ? | [28] [29] | ||
| 2010 | ? | 64 Gb | NAND | SLC | Hynix | 20 millas náuticas | ? | [206] |
| TLC | Samsung | 20 millas náuticas | ? | [30] | ||||
| THGBM2 | 1 cucharada | NAND apilado | QLC | Toshiba | 32 millas náuticas | 374 mm² | [49] | |
| 2011 | KLMCG8GE4A | 512 Gb | NAND apilado | MLC | Samsung | ? | 192 mm² | [207] |
| 2013 | ? | ? | NAND | SLC | SK Hynix | 16 millas náuticas | ? | [206] |
| 128 Gb | V-NAND | TLC | Samsung | 10 nm | ? | [193] | ||
| 2015 | ? | 256 Gb | V-NAND | TLC | Samsung | ? | ? | [30] |
| 2017 | ? | 512 Gb | V-NAND | TLC | Samsung | ? | ? | [52] |
| 768 Gb | V-NAND | QLC | Toshiba | ? | ? | [208] | ||
| KLUFG8R1EM | 4 cucharadas | V-NAND apilado | TLC | Samsung | ? | 150 mm² | [52] | |
| 2018 | ? | 1 cucharada | V-NAND | QLC | Samsung | ? | ? | [209] |
| 1,33 Tb | V-NAND | QLC | Toshiba | ? | 158 mm² | [210] [211] | ||
| 2019 | ? | 512 Gb | V-NAND | QLC | Samsung | ? | ? | [53] [54] |
| 1 cucharada | V-NAND | TLC | SK Hynix | ? | ? | [212] | ||
| eUFS (1 TB) | 8 cucharadas | V-NAND apilado de 16 capas [213] | QLC | Samsung | ? | 150 mm² | [53] [54] [214] |
Ver también [ editar ]
- eMMC
- Controlador de memoria flash
- Lista de sistemas de archivos flash
- microSDXC (hasta 2 TB ) y el formato sucesor Secure Digital Ultra Capacity ( SDUC ) que admite tarjetas de hasta 128 TiB
- Grupo de trabajo de interfaz flash NAND abierta
- Memoria de lectura mayoritaria (RMM)
- Almacenamiento flash universal
- Seguridad de la unidad flash USB
- Amplificación de escritura
Notas [ editar ]
- ^ a b c d e f g h i j k l m Celda de un solo nivel (1 bit por celda ) hasta 2009. Celda de varios niveles (hasta 4 bits o medio byte por celda) comercializada en 2009. [28] [29]
- ^ Envíos de chips de memoria flashen 2010:
- NOR - 3.640 millones [177]
- NAND - 3,64 mil millones + ( est. )
- ^ Envíos de capacidad de datos de memoria flash en 2017:
- Memoria NAND no volátil (NVM): 85 exabytes ( est. ) [184]
- Unidad de estado sólido (SSD): 63,2 exabytes [185]
- ^ Envíos de capacidad de datos de memoria flash en 2018 ( est. )
- NAND NVM: 140 exabytes [184]
- SSD: 91,64 exabytes [186]
Referencias [ editar ]
- ^ a b c "1987: Toshiba lanza NAND Flash" . eWeek . 11 de abril de 2012 . Consultado el 20 de junio de 2019 .
- ^ "Un manual técnico y económico de almacenamiento flash" . FlashStorage.com . 30 de marzo de 2015. Archivado desde el original el 20 de julio de 2015.
- ↑ a b Mittal, Sparsh; Vetter, Jeffrey S. (2016). "Un estudio de técnicas de software para el uso de memorias no volátiles para almacenamiento y sistemas de memoria principal". Transacciones IEEE en sistemas paralelos y distribuidos . 27 (5): 1537-1550. doi : 10.1109 / TPDS.2015.2442980 . S2CID 206771165 .
- ^ https://www.micron.com/-/media/client/global/documents/products/technical-note/dram-modules/tn_04_42.pdf?rev=e5a1537ce3214de5b695f17c340fd023
- ^ https://whatis.techtarget.com/definition/serial-presence-detect-SPD#:~:text=When%20a%20computer%20is%20booted,%2C%20data%20width%2C%20speed%2C%20and
- ^ Shilov, Anton. "Samsung inicia la producción de almacenamiento eUFS 2.1 de 1 TB para teléfonos inteligentes" . AnandTech.com .
- ^ Shilov, Anton. "Samsung comienza la producción de memoria flash UFS NAND de 512 GB: V-NAND de 64 capas, lecturas de 860 MB / s" . AnandTech.com .
- ^ Kim, Chulbum; Cho, Ji-Ho; Jeong, Woopyo; Park, Il-han; Park, Hyun-Wook; Kim, Doo-Hyun; Kang, Daewoon; Lee, Sunghoon; Lee, Ji-Sang; Kim, Wontae; Park, Jiyoon; Ahn, Yang-lo; Lee, Jiyoung; Lee, Jong-Hoon; Kim, Seungbum; Yoon, Hyun-Jun; Yu, Jaedoeg; Choi, Nayoung; Kwon, Yelim; Kim, Nahyun; Jang, Hwajun; Park, Jonghoon; Song, Seunghwan; Park, Yongha; Bang, Jinbae; Hong, Sangki; Jeong, Byunghoon; Kim, Hyun-Jin; Lee, Chunan; et al. (2017). "11,4 una memoria flash WL 3D V-NAND de 512 Gb 3b / Cell 64 apiladas". 2017 IEEE International Solid-State Circuits Conference (ISSCC) . págs. 202–203. doi : 10.1109 / ISSCC.2017.7870331 . ISBN 978-1-5090-3758-2. S2CID 206998691 .
- ^ "Samsung habilita teléfonos inteligentes eUFS 2.1 de 1TB - Almacenamiento - Noticias - HEXUS.net" . m.hexus.net .
- ^ a b c "No es solo un destello en la sartén" . The Economist . 11 de marzo de 2006 . Consultado el 10 de septiembre de 2019 .
- ^ Bez, R .; Pirovano, A. (2019). Avances en la tecnología de almacenamiento y memoria no volátil . Woodhead Publishing . ISBN 9780081025857.
- ^ "1960 - Transistor de semiconductor de óxido de metal (MOS) demostrado" . El motor de silicio . Museo de Historia de la Computación .
- ^ a b c d "1971: Se introduce la ROM de semiconductores reutilizables" . Museo de Historia de la Computación . Consultado el 19 de junio de 2019 .
- ↑ a b Fulford, Adel (24 de junio de 2002). "Héroe anónimo" . Forbes . Archivado desde el original el 3 de marzo de 2008 . Consultado el 18 de marzo de 2008 .
- ^ "Cómo funciona la ROM" . HowStuffWorks . 29 de agosto de 2000 . Consultado el 10 de septiembre de 2019 .
- ^ US 4531203 Fujio Masuoka
- ^ Dispositivo de memoria semiconductor y método para fabricar el mismo
- ^ "Memoria Flash NAND: 25 años de invención, desarrollo - Almacenamiento de datos - Noticias y comentarios - eWeek.com" . eweek.com .
- ^ a b "Toshiba: inventor de la memoria Flash" . Toshiba . Consultado el 20 de junio de 2019 .
- ^ Masuoka, F .; Asano, M .; Iwahashi, H .; Komuro, T .; Tanaka, S. (diciembre de 1984). "Una nueva celda flash E2PROM con tecnología de triple polisilicio". Reunión internacional de dispositivos electrónicos de 1984 : 464–467. doi : 10.1109 / IEDM.1984.190752 . S2CID 25967023 .
- ^ Masuoka, F .; Momodomi, M .; Iwata, Y .; Shirota, R. (1987). "Nueva EPROM de ultra alta densidad y EEPROM flash con celda de estructura NAND". Encuentro de Dispositivos Electrónicos, 1987 Internacional . IEDM 1987. IEEE . doi : 10.1109 / IEDM.1987.191485 .
- ^ Tal, Arie (febrero de 2002). "Tecnología flash NAND frente a NOR: el diseñador debe sopesar las opciones al utilizar la memoria flash" . Archivado desde el original el 28 de julio de 2010 . Consultado el 31 de julio de 2010 .
- ^ "H8S / 2357 Group, H8S / 2357F-ZTATTM, H8S / 2398F-ZTATTM Manual de hardware, sección 19.6.1" (PDF) . Renesas. Octubre de 2004 . Consultado el 23 de enero de 2012 .
La memoria flash se puede reprogramar hasta 100 veces.
- ^ "Flash de las series AMD DL160 y DL320: nuevas densidades, nuevas funciones" (PDF) . AMD. Julio de 2003. Archivado (PDF) desde el original el 24 de septiembre de 2015 . Consultado el 13 de noviembre de 2014 .
Los dispositivos ofrecen funcionamiento con una sola fuente de alimentación (2,7 V a 3,6 V), arquitectura de sector, algoritmos integrados, alto rendimiento y una garantía de duración de ciclo de 1.000.000 de programa / borrado.
- ↑ a b c James, Dick (2014). "Circuitos integrados 3D en el mundo real" . 25ª Conferencia Anual de Fabricación Avanzada de Semiconductores SEMI (ASMC 2014) : 113–119. doi : 10.1109 / ASMC.2014.6846988 . ISBN 978-1-4799-3944-2. S2CID 42565898 .
- ^ "NEC: Comunicado de prensa 97/10 / 28-01" . www.nec.co.jp .
- ^ a b c d e f g h i j k l m "Memoria" . STOL (Tecnología de semiconductores en línea) . Consultado el 25 de junio de 2019 .
- ^ a b c d "Toshiba logra importantes avances en la memoria Flash NAND con una generación de 32 nm de 3 bits por celda y con tecnología de 43 nm de 4 bits por celda" . Toshiba . 11 de febrero de 2009 . Consultado el 21 de junio de 2019 .
- ^ a b c "SanDisk envía las primeras tarjetas de memoria del mundo con flash NAND X4 de 64 gigabits" . SlashGear . 13 de octubre de 2009 . Consultado el 20 de junio de 2019 .
- ^ a b c d e "Historia" . Samsung Electronics . Samsung . Consultado el 19 de junio de 2019 .
- ^ https://www.electronicdesign.com/technologies/memory/article/21796009/interview-spansions-cto-talks-about-embedded-charge-trap-nor-flash-technology
- ^ Ito, T. y Taito, Y. (2017). Memoria SONOS Split-Gate eFlash. Memoria flash integrada para sistemas integrados: tecnología, diseño para subsistemas e innovaciones, 209–244. doi: 10.1007 / 978-3-319-55306-1_7
- ^ Bez, R., Camerlenghi, E., Modelli, A. y Visconti, A. (2003). Introducción a la memoria flash. Actas del IEEE, 91 (4), 489–502. doi: 10.1109 / jproc.2003.811702
- ^ Lee, J.-S. (2011). Artículo de revisión: dispositivos de memoria de puerta nano-flotante. Cartas de materiales electrónicos, 7 (3), 175-183. doi: 10.1007 / s13391-011-0901-5
- ^ https://www.embedded.com/flash-101-types-of-nand-flash/
- ^ Meena, J., Sze, S., Chand, U. y Tseng, T.-Y. (2014). Descripción general de las tecnologías emergentes de memoria no volátil. Cartas de investigación a nanoescala, 9 (1), 526. doi: 10.1186 / 1556-276x-9-526
- ^ https://searchstorage.techtarget.com/tip/Charge-trap-technology-advantages-for-3D-NAND-flash-drives
- ^ Grossi, A., Zambelli, C. y Olivo, P. (2016). Fiabilidad de las memorias flash 3D NAND. 3D Flash Memories, 29–62. doi: 10.1007 / 978-94-017-7512-0_2
- ↑ Kodama, N .; Oyama, K .; Shirai, H .; Saitoh, K .; Okazawa, T .; Hokari, Y. (diciembre de 1991). "Una celda de pared lateral simétrica (SSW) -DSA para una memoria flash de 64 Mbit". Reunión internacional de dispositivos electrónicos 1991 [Technical Digest] : 303–306. doi : 10.1109 / IEDM.1991.235443 . ISBN 0-7803-0243-5. S2CID 111203629 .
- ^ Eitan, Booz. "Patente de Estados Unidos 5.768.192: Celda de memoria semiconductora no volátil que utiliza captura de carga asimétrica" . Oficina de Patentes y Marcas de EE. UU . Consultado el 22 de mayo de 2012 .
- ^ Fastow, Richard M .; Ahmed, Khaled Z .; Haddad, Sameer; et al. (Abril de 2000). "Hornear ganancia de carga inducida en células flash NOR" . Cartas de dispositivos electrónicos IEEE . 21 (4): 184-186. Código Bibliográfico : 2000IEDL ... 21..184F . doi : 10.1109 / 55.830976 . S2CID 24724751 .
- ^ a b "Samsung produce el primer NAND 3D, tiene como objetivo aumentar las densidades, reducir el costo por GB" . ExtremeTech . 6 de agosto de 2013 . Consultado el 4 de julio de 2019 .
- ^ a b "Toshiba anuncia nueva tecnología flash NAND" 3D " . Engadget . 12 de junio de 2007 . Consultado el 10 de julio de 2019 .
- ^ a b "Samsung presenta el primer SSD basado en V-NAND 3D del mundo para aplicaciones empresariales | Samsung | Sitio web global de Samsung Semiconductor" . Samsung.com .
- ^ a b Clarke, Peter. "Samsung confirma 24 capas en 3D NAND" . EETimes .
- ^ a b "TOSHIBA COMERCIALIZA LA MEMORIA NAND FLASH INTEGRADA DE MAYOR CAPACIDAD DE LA INDUSTRIA PARA PRODUCTOS DE CONSUMO MÓVILES" . Toshiba . 17 de abril de 2007. Archivado desde el original el 23 de noviembre de 2010 . Consultado el 23 de noviembre de 2010 .
- ^ a b "Hynix sorprende a la industria de chips NAND" . The Korea Times . 5 de septiembre de 2007 . Consultado el 8 de julio de 2019 .
- ^ a b "Toshiba lanza los dispositivos de memoria flash NAND integrados de mayor densidad" . Toshiba . 7 de agosto de 2008 . Consultado el 21 de junio de 2019 .
- ^ a b "Toshiba lanza los módulos de memoria flash NAND integrados más grandes de la industria" . Toshiba . 17 de junio de 2010 . Consultado el 21 de junio de 2019 .
- ^ SanDisk. "Western Digital rompe fronteras con la tarjeta microSD de mayor capacidad del mundo" . SanDisk.com . Archivado desde el original el 1 de septiembre de 2017 . Consultado el 2 de septiembre de 2017 .
- ^ Bradley, Tony. "Amplíe su almacenamiento móvil con la nueva tarjeta microSD de 400GB de SanDisk" . Forbes . Archivado desde el original el 1 de septiembre de 2017 . Consultado el 2 de septiembre de 2017 .
- ↑ a b c Shilov, Anton (5 de diciembre de 2017). "Samsung comienza la producción de memoria flash UFS NAND de 512 GB: V-NAND de 64 capas, lecturas de 860 MB / s" . AnandTech . Consultado el 23 de junio de 2019 .
- ↑ a b c Manners, David (30 de enero de 2019). "Samsung fabrica un módulo flash eUFS de 1TB" . Electrónica semanal . Consultado el 23 de junio de 2019 .
- ↑ a b c Tallis, Billy (17 de octubre de 2018). "Samsung comparte hoja de ruta SSD para QLC NAND y 3D NAND de 96 capas" . AnandTech . Consultado el 27 de junio de 2019 .
- ^ Basinger, Matt (18 de enero de 2007), Guía de dispositivos PSoC Designer Selección (PDF) , AN2209, Archivado desde el original (PDF) el 31 de octubre de 2009,
El
PSoC
... utiliza un proceso de destello único:
SONOS
- ^ https://www.iue.tuwien.ac.at/phd/windbacher/node14.html
- ^ http://www.princeton.edu/~chouweb/newproject/research/SEM/FloatMOSMem.html
- ^ https://www.embedded.com/flash-101-types-of-nand-flash/
- ^ a b https://www.anandtech.com/show/4902/intel-ssd-710-200gb-review/2
- ^ https://www.electronics-notes.com/articles/electronic_components/semiconductor-ic-memory/flash-wear-levelling-reliability-lifetime.php#:~:text=Flash%20memory%20wear%20out%20mechanism&text= El% 20wear% 2Dout% 20mechanism% 20for, el% 20flash% 20memory% 20wear% 20issue .
- ^ https://www.hyperstone.com/en/Solid-State-bit-density-and-the-Flash-Memory-Controller-1235,12728.html , Densidad de bits de estado sólido y el controlador de memoria Flash, recuperado 29 .Mayo 2018
- ^ Yasufuku, Tadashi; Ishida, Koichi; Miyamoto, Shinji; Nakai, Hiroto; Takamiya, Makoto; Sakurai, Takayasu; Takeuchi, Ken (2009), Actas del 14 ° simposio internacional ACM / IEEE sobre diseño y electrónica de baja potencia - ISLPED '09 , págs. 87–92, doi : 10.1145 / 1594233.1594253 , ISBN 9781605586847, S2CID 6055676 , archivado desde el original el 5 de marzo de 2016 (resumen) .
- ^ Micheloni, Rino; Marelli, Alessia; Eshghi, Kam (2012), Inside Solid State Drives (SSD) , Bibcode : 2013issd.book ..... M , ISBN 9789400751460, archivado desde el original el 9 de febrero de 2017
- ^ Micheloni, Rino; Crippa, Luca (2010), Inside NAND Flash Memories , ISBN 9789048194315, archivado desde el original el 9 de febrero de 2017En particular, págs. 515-536: K. Takeuchi. "SSD integrado en 3D de baja potencia"
- ^ Mozel, Tracey (2009), CMOSET Otoño 2009 Circuitos y diapositivas de presentación de pistas de recuerdos , ISBN 9781927500217, archivado desde el original el 9 de febrero de 2017
- ^ Tadashi Yasufuku et al., "Diseño inductor y TSV de convertidor Boost de 20 V para unidad de estado sólido 3D de baja potencia con memorias flash NAND" Archivado el 4 de febrero de 2016 en Wayback Machine . 2010.
- ^ Hatanaka, T. y Takeuchi, K. "VPASS de aumento 4 veces más rápido (10 V), VPGM de potencia 15% menor (20 V), sistema generador de voltaje de amplio rango de voltaje de salida para unidades de estado sólido integradas en 3D 4 veces más rápidas" . 2011.
- ^ Takeuchi, K., "Unidad de estado sólido (SSD) integrada en 3D de baja potencia con generador de voltaje adaptativo" . 2010.
- ^ Ishida, K. et al., "Generador de voltaje de programa adaptativo de baja energía transitoria de 1,8 V basado en convertidor Boost para SSD Flash NAND integrado en 3D" . 2011.
- ^ AH Johnston, "Efectos de la radiación espacial en memorias flash avanzadas" Archivado el 4 de marzo de 2016 en Wayback Machine . Programa de Embalaje y Piezas Electrónicas de la NASA (NEPP). 2001. "... los transistores internos utilizados para la bomba de carga y el control de borrado / escritura tienen óxidos mucho más espesos debido al requisito de alto voltaje. Esto hace que los dispositivos de flash sean considerablemente más sensibles al daño de dosis total en comparación con otros ULSItecnologías. También implica que las funciones de escritura y borrado serán los primeros parámetros en fallar de la dosis total. ... Las memorias flash funcionarán a niveles de radiación mucho más altos en el modo de lectura. ... Las bombas de carga que se requieren para generar el alto voltaje para borrar y escribir son generalmente las funciones de circuito más sensibles, por lo general fallan por debajo de 10 krad (SI) ".
- ^ Zitlaw, acantilado. "El futuro de la memoria Flash NOR" . Memory Designline . UBM Media . Consultado el 3 de mayo de 2011 .
- ^ https://www.hyperstone.com/en/NAND-Flash-controllers-The-key-to-endurance-and-reliability-1256,12728.html NAND Flash Controllers: la clave para la resistencia y la confiabilidad, recuperado 7. Junio de 2018
- ^ a b c d e f g "Samsung pasa a la producción en masa de memoria flash 3D" . Gizmag.com. 27 de agosto de 2013. Archivado desde el original el 27 de agosto de 2013 . Consultado el 27 de agosto de 2013 .
- ^ "Samsung Electronics inicia la producción en masa de la primera memoria Flash 3D V-NAND de 3 bits de la industria" . news.samsung.com .
- ^ "Tecnología Samsung V-NAND" (PDF) . Samsung Electronics . Septiembre de 2014. Archivado desde el original (PDF) el 27 de marzo de 2016 . Consultado el 27 de marzo de 2016 .
- ^ https://www.anandtech.com/show/16230/micron-announces-176layer-3d-nand
- ^ "Samsung dijo que está desarrollando el primer chip de memoria flash NAND de 160 capas de la industria" . TechSpot .
- ^ "Modelo de costos de Toshiba para 3D NAND" . www.linkedin.com .
- ^ Cálculo de la regla de diseño 2D de densidad máxima y equivalente de Flash NAND 3D https://www.linkedin.com/pulse/calculating-maximum-density-equivalent-2d-design-rule-frederick-chen https://semiwiki.com / litografía / 296121-cálculo-de-la-densidad-máxima-y-regla-de-diseño-2d-equivalente-de-flash-3d-nand /
- ^ "AVR105: almacenamiento de parámetros de alta resistencia eficiente de energía en memoria Flash" . pag. 3
- ^ Jonathan Thatcher, Fusion-io; Tom Coughlin, Coughlin Associates; Jim Handy, análisis de objetivos; Neal Ekker, Texas Memory Systems (abril de 2009). "Almacenamiento de estado sólido NAND Flash para empresas, una mirada en profundidad a la confiabilidad" (PDF) . Iniciativa de almacenamiento de estado sólido (SSSI) de la Asociación de la industria de redes de almacenamiento (SNIA). Archivado (PDF) desde el original el 14 de octubre de 2011 . Consultado el 6 de diciembre de 2011 . Cite journal requiere
|journal=( ayuda )CS1 maint: multiple names: authors list (link) - ^ "Micron colabora con Sun Microsystems para extender la vida útil del almacenamiento basado en Flash, logra un millón de ciclos de escritura" (Comunicado de prensa). Micron Technology, Inc. 17 de diciembre de 2008. Archivado desde el original el 4 de marzo de 2016.
- ^ "Los ingenieros de Taiwán derrotan los límites de la memoria flash" . phys.org . Archivado desde el original el 9 de febrero de 2016.
- ^ "Memoria flash inmortalizada por el calor ardiente" . theregister.co.uk . Archivado desde el original el 13 de septiembre de 2017.
- ^ "El avance de la memoria flash podría conducir a un almacenamiento de datos aún más confiable" . news.yahoo.com . Archivado desde el original el 21 de diciembre de 2012.
- ^ "Introducción a las consideraciones de uso y diseño de Flash NAND TN-29-17" (PDF) . Micrón. Abril de 2010. Archivado (PDF) desde el original el 12 de diciembre de 2015 . Consultado el 29 de julio de 2011 .
- ^ a b Kawamatus, Tatsuya. "Tecnología para la gestión de Flash NAND" (PDF) . Hagiwara sys-com co., LTD. Archivado desde el original (PDF) el 15 de mayo de 2018 . Consultado el 15 de mayo de 2018 .
- ^ Cooke, Jim (agosto de 2007). "Las incómodas verdades de la memoria flash NAND" (PDF) . Flash Memory Summit 2007. Archivado (PDF) desde el original el 15 de febrero de 2018.
- ^ Richard Blish. "Minimización de la dosis durante la inspección por rayos X de los circuitos integrados de flash montados en la superficie" Archivado el 20 de febrero de 2016 en Wayback Machine . pag. 1.
- ^ Richard Blish. "Impacto de la inspección por rayos X en la memoria Flash Spansion" Archivado el 4 de marzo de 2016 en Wayback Machine .
- ^ "Tarjeta de memoria SanDisk Extreme PRO SDHC / SDXC UHS-I" . Archivado desde el original el 27 de enero de 2016 . Consultado el 3 de febrero de 2016 .
- ^ "Unidad flash USB 3.0 Samsung de 32 GB FIT MUF-32BB / AM" . Archivado desde el original el 3 de febrero de 2016 . Consultado el 3 de febrero de 2016 .
- ^ a b Spansion. "¿Qué tipos de ECC se deben utilizar en la memoria flash?" Archivado el 4 de marzo de 2016 en Wayback Machine . 2011.
- ^ "DSstar: TOSHIBA ANUNCIA NAND MONOLÍTICO DE 0.13 MICRONES 1GB" . Tgc.com. 23 de abril de 2002. Archivado desde el original el 27 de diciembre de 2012 . Consultado el 27 de agosto de 2013 .
- ^ Kim, Jesung; Kim, John Min; No, Sam H .; Min, Sang Lyul; Cho, Yookun (mayo de 2002). "Una capa de traducción de Flash con uso eficiente del espacio para sistemas CompactFlash". Actas del IEEE . 48 (2). págs. 366–375. doi : 10.1109 / TCE.2002.1010143 .
- ^ TN-29-07: Dispositivos flash NAND de bloque pequeño frente a bloque grande Archivado el 8 de junio de 2013 en Wayback Machine Explica bloques de 512 + 16 y 2048 + 64 bytes
- ^ AN10860 LPC313x NAND flash data y bad block management Archivado el 3 de marzo de 2016 en Wayback Machine Explica los bloques de 4096 + 128 bytes.
- ^ Thatcher, Jonathan (18 de agosto de 2009). "Rendimiento y capacidad de almacenamiento de estado sólido NAND Flash: una mirada en profundidad" (PDF) . SNIA. Archivado (PDF) desde el original el 7 de septiembre de 2012 . Consultado el 28 de agosto de 2012 .
- ^ "Algoritmo Samsung ECC" (PDF) . Samsung. Junio de 2008. Archivado (PDF) desde el original el 12 de octubre de 2008 . Consultado el 15 de agosto de 2008 .
- ^ "Especificación de interfaz Flash NAND abierta" (PDF) . Abra la interfaz flash NAND. 28 de diciembre de 2006. Archivado desde el original (PDF) el 27 de julio de 2011 . Consultado el 31 de julio de 2010 .
- ^ Una lista de miembros de ONFi está disponible en "Membresía - ONFi" . Archivado desde el original el 29 de agosto de 2009 . Consultado el 21 de septiembre de 2009 ..
- ^ "Toshiba presenta el modo de alternancia de doble velocidad de datos NAND en configuraciones MLC y SLC" . toshiba.com . Archivado desde el original el 25 de diciembre de 2015.
- ^ "Dell, Intel y Microsoft unen fuerzas para aumentar la adopción de memoria flash basada en NAND en plataformas de PC" . REDMOND, lavado: Microsoft. 30 de mayo de 2007. Archivado desde el original el 12 de agosto de 2014 . Consultado el 12 de agosto de 2014 .
- ^ Aravindan, Avinash (23 de julio de 2018). "Flash 101: Flash NAND vs Flash NOR" . Embedded.com . Consultado el 23 de diciembre de 2020 .
- ^ NAND Flash 101: Introducción a NAND Flash y cómo diseñarlo en su próximo producto (PDF) , Micron, págs. 2–3, TN-29-19, archivado desde el original (PDF) el 4 de junio de 2016
- ^ Pavan, Paolo; Bez, Roberto; Olivo, Piero; Zanoni, Enrico (1997). "Células de memoria flash: una descripción general" . Actas del IEEE . 85 (8) (publicado en agosto de 1997). págs. 1248-1271. doi : 10.1109 / 5.622505 . Consultado el 15 de agosto de 2008 .
- ^ "Los fundamentos del almacenamiento de memoria flash" . 20 de marzo de 2012. Archivado desde el original el 4 de enero de 2017 . Consultado el 3 de enero de 2017 .
- ^ "Memoria Flash SLC NAND | MEMORIA TOSHIBA | Europa (EMEA)" . business.toshiba-memory.com .
- ^ "Cargando sitio, espere ..." Toshiba.com .
- ^ "Interfaz serie NAND | MEMORIA TOSHIBA | Europa (EMEA)" . business.toshiba-memory.com .
- ^ "BENAND | MEMORIA DE TOSHIBA | Europa (EMEA)" . business.toshiba-memory.com .
- ^ "Memoria Flash SLC NAND | MEMORIA TOSHIBA | Europa (EMEA)" . business.toshiba-memory.com .
- ↑ a b Salter, Jim (28 de septiembre de 2019). "Los SSD están en camino de hacerse más grandes y más baratos gracias a la tecnología PLC" . Ars Technica .
- ^ "PBlaze4_Memblaze" . memblaze.com . Consultado el 28 de marzo de 2019 .
- ^ Crothers, Brooke. "SanDisk comenzará a fabricar chips flash 'X4'" . CNET .
- ^ Crothers, Brooke. "SanDisk envía chips flash 'X4'" . CNET .
- ^ "SanDisk envía tarjetas de memoria flash con tecnología NAND de 64 Gigabit X4" . phys.org .
- ^ "SanDisk comienza la producción en masa de chips de memoria Flash X4" . 17 de febrero de 2012.
- ^ a b Tallis, Billy. "Revisión del SSD Samsung 983 ZET (Z-NAND): ¿Qué tan rápido puede llegar la memoria Flash?" . AnandTech.com .
- ^ Vättö, Kristian. "Prueba de resistencia de Samsung 850 Pro y medición del tamaño de la matriz V-NAND" . AnandTech . Archivado desde el original el 26 de junio de 2017 . Consultado el 11 de junio de 2017 .
- ^ Vättö, Kristian. "Vista previa del rendimiento Samsung SSD 845DC EVO / PRO y exploración de la coherencia IOPS" . AnandTech . pag. 3. Archivado desde el original el 22 de octubre de 2016 . Consultado el 11 de junio de 2017 .
- ^ Vättö, Kristian. "Revisión de Samsung SSD 850 EVO (120GB, 250GB, 500GB y 1TB)" . AnandTech . pag. 4. Archivado desde el original el 31 de mayo de 2017 . Consultado el 11 de junio de 2017 .
- ^ Vättö, Kristian. "Vista previa del rendimiento Samsung SSD 845DC EVO / PRO y exploración de la coherencia IOPS" . AnandTech . pag. 2. Archivado desde el original el 22 de octubre de 2016 . Consultado el 11 de junio de 2017 .
- ^ Ramseyer, Chris (9 de junio de 2017). "Las tendencias de la industria flash podrían llevar a los usuarios a girar los discos" . AnandTech . Consultado el 11 de junio de 2017 .
- ^ "PBlaze5 700" . memblaze.com . Consultado el 28 de marzo de 2019 .
- ^ "PBlaze5 900" . memblaze.com . Consultado el 28 de marzo de 2019 .
- ^ "SSD NVMe de la serie PBlaze5 910/916" . memblaze.com . Consultado el 26 de marzo de 2019 .
- ^ "SSD NVMe ™ de la serie PBlaze5 510/516" . memblaze.com . Consultado el 26 de marzo de 2019 .
- ^ "QLC NAND - ¿Qué podemos esperar de la tecnología?" . 7 de noviembre de 2018.
- ^ "Diga hola: Conozca el primer SSD QLC del mundo, el Micron 5210 ION" . Micron.com .
- ^ "QLC NAND" . Micron.com .
- ^ Tallis, Billy. "La revisión de SSD Intel SSD 660p: QLC NAND llega para SSD de consumo" . AnandTech.com .
- ^ "Artículos sobre mitos y leyendas de resistencia SSD en StorageSearch.com" . StorageSearch.com .
- ^ "Samsung anuncia SSD QLC y Z-NAND de segunda generación" . Hardware de Tom . 18 de octubre de 2018.
- ^ "Revisión de Samsung 860 QVO: el primer SSD SATA QLC, pero todavía no puede derribar a TLC" . PCGamesN .
- ^ "Samsung Electronics inicia la producción en masa del primer SSD de consumo de 4 bits de la industria" . news.samsung.com .
- ^ Nellis, Hyunjoo Jin, Stephen (20 de octubre de 2020). "SK Hynix de Corea del Sur comprará el negocio NAND de Intel por $ 9 mil millones" , a través de www.reuters.com.
- ^ "Evolución de NAND y sus efectos sobre la vida útil de la unidad de estado sólido" (PDF) . Occidente digital. 2009. Archivado desde el original (PDF) el 12 de noviembre de 2011 . Consultado el 22 de abril de 2012 .
- ^ "Una encuesta de tecnologías de traducción de direcciones para memorias flash", Encuestas de computación ACM, 2014.
- ^ "Seguimiento de Flash vs DRAM: apilamiento de chips" . El circuito diario. 22 de abril de 2012. Archivado desde el original el 24 de noviembre de 2012 . Consultado el 22 de abril de 2012 .
- ^ "Conversión de unidad de almacenamiento de datos de computadora - cantidad no SI" . Archivado desde el original el 8 de mayo de 2015 . Consultado el 20 de mayo de 2015 .
- ^ Shilov, Anton (12 de septiembre de 2005). "Samsung presenta un chip de memoria flash de 2GB" . Laboratorios X-bit. Archivado desde el original el 24 de diciembre de 2008 . Consultado el 30 de noviembre de 2008 .
- ^ Gruener, Wolfgang (11 de septiembre de 2006). "Samsung anuncia Flash de 40 nm, predice dispositivos de 20 nm" . TG Diariamente. Archivado desde el original el 23 de marzo de 2008 . Consultado el 30 de noviembre de 2008 .
- ^ "SanDisk Media Center" . sandisk.com . Archivado desde el original el 19 de diciembre de 2008.
- ^ "SanDisk Media Center" . sandisk.com . Archivado desde el original el 19 de diciembre de 2008.
- ^ https://www.pcworld.com/article/225370/look_out_for_the_256gb_thumb_drive_and_the_128gb_tablet.html ; "Kingston lanza la primera unidad flash de 256GB" . Archivado desde el original el 8 de julio de 2017 . Consultado el 28 de agosto de 2017 . El 20 de julio de 2009, Kingston DataTraveler 300 es de 256 GB.
- ^ Borghino, Dario (31 de marzo de 2015). "La tecnología flash 3D avanza con SSD de 10 TB y las primeras celdas de memoria de 48 capas" . Gizmag . Archivado desde el original el 18 de mayo de 2015 . Consultado el 31 de marzo de 2015 .
- ^ "Samsung lanza Monster 4TB 850 EVO SSD con un precio de $ 1,499 | Revisión personalizada de PC" . Revisión personalizada de PC . 13 de julio de 2016. Archivado desde el original el 9 de octubre de 2016 . Consultado el 8 de octubre de 2016 .
- ^ "Samsung presenta SSD de 32 TB aprovechando la 4ta generación de V-NAND 3D de 64 capas | Revisión personalizada de PC" . Revisión personalizada de PC . 11 de agosto de 2016. Archivado desde el original el 9 de octubre de 2016 . Consultado el 8 de octubre de 2016 .
- ^ a b Maestro, Neal; Andrews, Mathew; Hick, Jason; Canon, Shane; Wright, Nicholas (2010). "Análisis de rendimiento de dispositivos flash de clase empresarial y de productos básicos" (PDF) . Taller de almacenamiento de datos de Petascale de IEEE . Archivado (PDF) desde el original el 6 de mayo de 2016.
- ^ "DailyTech - Samsung confirma problemas de flash de 32 nm, trabajando en un nuevo controlador SSD" . dailytech.com . Archivado desde el original el 4 de marzo de 2016 . Consultado el 3 de octubre de 2009 .
- ^ a b Clive Maxfield. "Bebop al boogie booleano: una guía poco convencional para la electrónica" . pag. 232.
- ^ Muchos dispositivos flash en serie implementan unmodo de lectura masiva e incorporan un contador de direcciones interno, por lo que es trivial configurarlos para transferir todo su contenido a la RAM en el momento del encendido. Cuando se registra a 50 MHz, por ejemplo, un flash en serie podría transferir unaimagen de firmware de64 Mbit en menos de dos segundos.
- ^ Lyth0s (17 de marzo de 2011). "SSD frente a HDD" . elitepcbuilding.com. Archivado desde el original el 20 de agosto de 2011 . Consultado el 11 de julio de 2011 .
- ^ "Discos de estado sólido Flash - ¿Tecnología inferior o superestrella del armario?" . BÚSQUEDA ALMACENAMIENTO. Archivado desde el original el 24 de diciembre de 2008 . Consultado el 30 de noviembre de 2008 .
- ^ Vadim Tkachenko (12 de septiembre de 2012). "Intel SSD 910 vs HDD RAID en el benchmark tpcc-mysql" . Blog de rendimiento de MySQL .
- ^ Matsunobu, Yoshinori. "Estrategias de implementación de SSD para MySQL". Archivado el 3 de marzo de 2016 en Wayback Machine Sun Microsystems , el 15 de abril de 2010.
- ^ "Samsung Electronics lanza las primeras PC del mundo con disco de estado sólido basado en Flash NAND" . Comunicado de prensa . Samsung. 24 de mayo de 2006. Archivado desde el original el 20 de diciembre de 2008 . Consultado el 30 de noviembre de 2008 .
- ^ "Cuaderno SSD de Samsung" .
- ^ "文庫 本 サ イ ズ の VAIO「 tipo U 」フ ラ ッ シ ュ メ モ リ ー 搭載 モ デ ル 発 売" . Sony.jp (en japonés).
- ^ "Sony Vaio UX UMPC - ahora con memoria Flash de 32 GB | NBnews.info. Noticias, análisis, pruebas, especificaciones, precio de portátiles y portátiles | Каталог ноутбуков, ультрабуков и планшетов, новостои, обоб" .
- ^ Douglas Perry (2012) Princeton: Reemplazar la RAM con Flash puede ahorrar una gran cantidad de energía.
- ^ "Hoja de datos completa del microcontrolador AVR ATmega32A de 8 bits" (PDF) . 19 de febrero de 2016. p. 18. Archivado desde el original (PDF) el 9 de abril de 2016 . Consultado el 29 de mayo de 2016 .
Los resultados de la calificación de confiabilidad muestran que la tasa de falla de retención de datos proyectada es mucho menor que 1 PPM durante 20 años a 85 ° C o 100 años a 25 ° C
- ^ "Comprensión de la esperanza de vida del almacenamiento flash" . www.ni.com . 23 de julio de 2020 . Consultado el 19 de diciembre de 2020 .
- ^ "Retención de datos en la memoria Flash MLC NAND: caracterización, optimización y recuperación" (PDF) . 27 de enero de 2015. p. 10. Archivado (PDF) desde el original el 7 de octubre de 2016 . Consultado el 27 de abril de 2016 .
- ^ "Explicación de las especificaciones de SSD JEDEC" (PDF) . pag. 27.
- ^ Yinug, Christopher Falan (julio de 2007). "El auge del mercado de memoria Flash: su impacto en el comportamiento de las empresas y los patrones comerciales de semiconductores globales" (PDF) . Revista de Economía y Comercio Internacional . Archivado desde el original (PDF) el 29 de mayo de 2008 . Consultado el 19 de abril de 2008 .
- ^ Cohetes del mercado de memoria NAND Archivado el 8 de febrero de 2016 en Wayback Machine , 17 de abril de 2013, Nermin Hajdarbegovic, TG Daily , recuperado el 18 de abril de 2013
- ^ "El corte de energía puede haber arruinado 15 exabytes de almacenamiento flash WD y Toshiba" . AppleInsider .
- ^ "Cuota de mercado de los fabricantes de NAND Flash 2019" . Statista . Consultado el 3 de julio de 2019 .
- ^ a b c d e f g h i j "El mercado de la memoria Flash" (PDF) . Corporación de Ingeniería de Circuitos Integrados . Institución Smithsonian . 1997. p. 4 . Consultado el 16 de octubre de 2019 .
- ^ a b c d Cappelletti, Paulo; Golla, Carla; Olivo, Piero; Zanoni, Enrico (2013). Memorias Flash . Springer Science & Business Media . pag. 32. ISBN 9781461550150.
- ^ "No parpadea tan rápido" . Negocio electrónico . Editorial Cahners . 26 (7–13): 504. 2000.
Los envíos de unidades aumentaron un 64% en 1999 con respecto al año anterior, y se prevé que aumenten un 44% a 1.800 millones de unidades en 2000.
- ^ Sze, Simon Min. "EVOLUCIÓN DE LA MEMORIA DE SEMICONDUCTORES NOVOLÁTILES: De la invención a la memoria de nanocristales" (PDF) . CERN . Universidad Nacional Yang Ming Chiao Tung . pag. 41 . Consultado el 22 de octubre de 2019 .
- ↑ a b Handy, Jim (26 de mayo de 2014). "¿Cuántos transistores se han enviado alguna vez?" . Forbes . Consultado el 21 de octubre de 2019 .
- ^ "【Market View】 Eventos importantes en la industria de DRAM de 2008; la demanda de aplicaciones finales sigue siendo débil, el crecimiento de bits de demanda de Flash NAND de 2009 se revisa a la baja al 81%" . DRAMeXchange . 30 de diciembre de 2008 . Consultado el 16 de octubre de 2019 .
- ^ "Memoria Flash NOR encuentra oportunidades de crecimiento en tabletas y lectores de libros electrónicos" . Tecnología IHS . IHS Markit. 9 de junio de 2011 . Consultado el 16 de octubre de 2019 .
- ^ "Samsung dará a conocer nuevas tarjetas de memoria de almacenamiento masivo" . The Korea Times . 29 de agosto de 2012 . Consultado el 16 de octubre de 2019 .
- ^ "Proveedor de memoria flash serie superior de Winbond en todo el mundo, envía 1,7 mil millones de unidades en 2012, rampas de producción de 58nm" . Business Wire . Winbond . 10 de abril de 2013 . Consultado el 16 de octubre de 2019 .
- ^ Shilov, Anton (1 de octubre de 2015). "Samsung: la industria flash NAND triplicará la producción a 253EB en 2020" . KitGuru . Consultado el 16 de octubre de 2019 .
- ^ "Los precios de las memorias flash se recuperan a medida que los fabricantes introducen chips de mayor capacidad" . Revista asiática Nikkei . Nikkei, Inc. 21 de julio de 2016 . Consultado el 16 de octubre de 2019 .
- ^ Tidwell, William (30 de agosto de 2016). "Datos 9, almacenamiento 1 - la producción de NAND se queda atrás en la era de la hiperescala" . Buscando Alfa . Consultado el 17 de octubre de 2019 .
- ^ Coughlin, Thomas M. (2017). Almacenamiento digital en productos electrónicos de consumo: la guía esencial . Saltador. pag. 217. ISBN 9783319699073.
- ^ a b Reinsel, David; Gantz, John; Rydning, John (noviembre de 2018). "Libro blanco de IDC: la digitalización del mundo" (PDF) . Tecnología Seagate . Corporación Internacional de Datos . pag. 14 . Consultado el 17 de octubre de 2019 .
- ^ Mellor, Chris (28 de febrero de 2018). "¿Quién era el papá del dólar de almacenamiento en 2017? SS D" . El registro . Consultado el 17 de octubre de 2019 .
- ^ "SSD combinado, almacenamiento de HDD enviado salta 21% a 912 Exabytes en 2018" . Business Wire . TRENDFOCUS. 7 de marzo de 2019 . Consultado el 17 de octubre de 2019 .
- ↑ a b Yiu, Joseph (febrero de 2015). "Procesadores integrados" (PDF) . BRAZO . Consultado el 23 de octubre de 2019 .
- ^ Smith, Ryan (8 de octubre de 2019). "Arm TechCon 2019 Keynote Live Blog (comienza a las 10 am PT / 17: 00 UTC)" . AnandTech . Consultado el 15 de octubre de 2019 .
- ^ "Informe anual 2011" . Semiconductor de ciprés . 2012 . Consultado el 16 de octubre de 2019 .
- ^ a b c d e "Hoja de ruta tecnológica para la memoria Flash NAND" . techinsights. Abril de 2013. Archivado desde el original el 9 de enero de 2015 . Consultado el 9 de enero de 2015 .
- ^ a b c d e f "Hoja de ruta tecnológica para la memoria Flash NAND" . techinsights. Abril de 2014. Archivado desde el original el 9 de enero de 2015 . Consultado el 9 de enero de 2015 .
- ^ a b c d "Hoja de ruta de memoria Flash NAND" (PDF) . TechInsights . Junio de 2016.
- ^ a b "Flash NAND MLC de 3 bits de 128 Gb de producción en masa de Samsung" . Hardware de Tom . 11 de abril de 2013 . Consultado el 21 de junio de 2019 .
- ^ "Toshiba: Comunicado de prensa (31 de agosto de 2010): Toshiba lanza memoria flash NAND de proceso de 24 nm" . Toshiba.co.jp .
- ^ Lal Shimpi, Anand (2 de diciembre de 2010). "ClearNAND de Micron: 25nm + ECC, combate el aumento de las tasas de error" . Anandtech. Archivado desde el original el 3 de diciembre de 2010 . Consultado el 2 de diciembre de 2010 .
- ^ Kim, Kinam; Koh, Gwan-Hyeob (16 de mayo de 2004). 2004 24th International Conference on Microelectronics (IEEE Cat. No.04TH8716) . 1 . Serbia y Montenegro: Actas de la 24ª Conferencia Internacional sobre Microelectrónica. págs. 377–384. doi : 10.1109 / ICMEL.2004.1314646 . ISBN 978-0-7803-8166-7. S2CID 40985239 .
- ^ "Una lista cronológica de productos Intel. Los productos están ordenados por fecha" (PDF) . Museo de Intel . Corporación Intel. Julio de 2005. Archivado desde el original (PDF) el 9 de agosto de 2007 . Consultado el 31 de julio de 2007 .
- ^ "Hoja de datos de DD28F032SA" . Intel . Consultado el 27 de junio de 2019 .
- ^ "Perfiles de empresas japonesas" (PDF) . Institución Smithsonian . 1996 . Consultado el 27 de junio de 2019 .
- ^ "Toshiba para introducir tarjetas de memoria flash" . Toshiba . 2 de marzo de 1995 . Consultado el 20 de junio de 2019 .
- ^ "FABRICANTES DE IC EN TODO EL MUNDO" (PDF) . Institución Smithsonian . 1997 . Consultado el 10 de julio de 2019 .
- ^ "TOSHIBA ANUNCIA NAND MONOLÍTICO DE 0.13 MICRONES 1Gb CON TAMAÑO DE BLOQUE GRANDE PARA MEJORAR EL RENDIMIENTO DE VELOCIDAD DE ESCRITURA / BORRADO" . Toshiba . 9 de septiembre de 2002. Archivado desde el original el 11 de marzo de 2006 . Consultado el 11 de marzo de 2006 .
- ^ "TOSHIBA Y SANDISK PRESENTAN UN CHIP DE MEMORIA NAND FLASH DE UN GIGABIT, DUPLICANDO LA CAPACIDAD DE FUTUROS PRODUCTOS FLASH" . Toshiba . 12 de noviembre de 2001 . Consultado el 20 de junio de 2019 .
- ^ a b "Nuestra orgullosa herencia de 2000 a 2009" . Samsung Semiconductor . Samsung . Consultado el 25 de junio de 2019 .
- ^ "TOSHIBA ANUNCIA 1 TARJETA COMPACTFLASH ™ DE GIGABYTE" . Toshiba . 9 de septiembre de 2002. Archivado desde el original el 11 de marzo de 2006 . Consultado el 11 de marzo de 2006 .
- ^ a b "Historia: década de 2010" . SK Hynix . Consultado el 8 de julio de 2019 .
- ^ "Familia de productos Samsung e · MMC" (PDF) . Samsung Electronics . Diciembre de 2011 . Consultado el 15 de julio de 2019 .
- ^ "Toshiba desarrolla la primera memoria Flash NAND QLC de 4 bits por celda del mundo" . TechPowerUp . 28 de junio de 2017 . Consultado el 20 de junio de 2019 .
- ^ Shilov, Anton (6 de agosto de 2018). "Samsung inicia la producción en masa de SSD basados en QLC V-NAND" . AnandTech . Consultado el 23 de junio de 2019 .
- ^ "Los chips flash de Toshiba podrían aumentar la capacidad SSD en un 500 por ciento" . Engadget . 20 de julio de 2018 . Consultado el 23 de junio de 2019 .
- ^ McGrath, Dylan (20 de febrero de 2019). "Toshiba reclama la NAND de mayor capacidad" . EE Times . Consultado el 23 de junio de 2019 .
- ^ Shilov, Anton (26 de junio de 2019). "SK Hynix comienza la producción de 128 capas 4D NAND, 176 capas en desarrollo" . AnandTech . Consultado el 8 de julio de 2019 .
- ^ Mu-Hyun, Cho. "Samsung produce memoria eUFS de 1TB para teléfonos inteligentes" . ZDNet .
- ^ "Samsung rompe el umbral de terabytes para el almacenamiento de teléfonos inteligentes con el primer almacenamiento flash universal integrado de 1 TB de la industria" . Samsung . 30 de enero de 2019 . Consultado el 13 de julio de 2019 .
Enlaces externos [ editar ]
- El sistema de caracterización de semiconductores tiene diversas funciones
- Comprender y seleccionar arquitecturas NAND de mayor rendimiento
- Presentación de cómo funciona el almacenamiento flash de David Woodhouse de Intel
- Prueba de resistencia al destello
- Libro de cocina de recuperación de datos flash NAND
- Tipo de memoria flash por OpenWrt
| vtmiDiscos de estado sólido | |||||
|---|---|---|---|---|---|
| Terminología clave |
| ||||
| Fabricantes de flash |
| ||||
| Controladores |
| ||||
| Fabricantes de SSD |
| ||||
| Interfaces |
| ||||
| Configuraciones |
| ||||
| Organizaciones relacionadas |
| ||||
| |||||
Categoría
