En los circuitos integrados , NMOS de carga de agotamiento es una forma de familia lógica digital que usa solo un voltaje de fuente de alimentación, a diferencia de las familias lógicas nMOS ( semiconductor de óxido metálico tipo n ) anteriores que necesitaban más de un voltaje de fuente de alimentación diferente. Aunque la fabricación de estos circuitos integrados requirió pasos de procesamiento adicionales, la velocidad de conmutación mejorada y la eliminación de la fuente de alimentación adicional hicieron de esta familia lógica la opción preferida para muchos microprocesadores y otros elementos lógicos.
Algunos diseños nMOS de carga de agotamiento todavía se producen, generalmente en paralelo con contrapartes CMOS más nuevas ; un ejemplo de esto es el Z84015 [1] y el Z84C15. [2]
Los MOSFET de tipo n en modo de agotamiento como transistores de carga permiten la operación de voltaje único y alcanzan una velocidad mayor que la posible con dispositivos de carga de mejora pura. Esto se debe en parte a que los MOSFET en modo de agotamiento pueden ser una mejor aproximación de la fuente de corriente que el transistor en modo de mejora más simple, especialmente cuando no hay voltaje adicional disponible (una de las razones por las que los primeros chips pMOS y nMOS exigían varios voltajes).
La inclusión de transistores n-MOS en modo de agotamiento en el proceso de fabricación exigió pasos de fabricación adicionales en comparación con los circuitos de carga de mejora más simples; esto se debe a que los dispositivos de carga de agotamiento se forman aumentando la cantidad de dopante en la región del canal de los transistores de carga, con el fin de ajustar su voltaje umbral . Esto se realiza normalmente mediante implantación de iones .
Historia y antecedentes
Después de la invención de la MOSFET por Mohamed Atalla y Dawon Kahng en los Laboratorios Bell en 1959, demostraron la tecnología MOSFET en 1960. [3] Se fabricaron ambas pMOS y dispositivos nMOS con un 20 proceso micras . Sin embargo, los dispositivos nMOS no eran prácticos y solo el tipo pMOS eran dispositivos de trabajo prácticos. [4]
En 1965, Chih-Tang Sah , Otto Leistiko y AS Grove en Fairchild Semiconductor fabricaron varios dispositivos NMOS con longitudes de canal entre 8 µm y 65 µm. [5] Dale L. Critchlow y Robert H. Dennard en IBM también fabricaron dispositivos NMOS en la década de 1960. El primer producto IBM NMOS fue un chip de memoria con datos de 1 kb y tiempo de acceso de 50 a 100 ns , que entró en la fabricación a gran escala a principios de la década de 1970. Esto llevó a que la memoria semiconductora MOS reemplazara las tecnologías de memoria bipolares y de núcleo de ferrita anteriores en la década de 1970. [6]
Puerta de silicio
A fines de la década de 1960, los transistores de unión bipolar eran más rápidos que los transistores MOS (de canal p) que se usaban entonces y eran más confiables, pero también consumían mucha más energía , requerían más área y exigían un proceso de fabricación más complicado. Los circuitos integrados MOS se consideraron interesantes pero inadecuados para suplantar a los circuitos bipolares rápidos en todo menos mercados especializados , como las aplicaciones de baja potencia. Una de las razones de la baja velocidad fue que los transistores MOS tenían puertas de aluminio que conducían a considerables capacitancias parásitas utilizando los procesos de fabricación de la época. La introducción de transistores con puertas de silicio policristalino (que se convirtió en el estándar de facto desde mediados de la década de 1970 hasta principios de la de 2000) fue un primer paso importante para reducir esta desventaja. Este nuevo transistor de puerta de silicio autoalineado fue introducido por Federico Faggin en Fairchild Semiconductor a principios de 1968; fue un refinamiento (y la primera implementación funcional) de las ideas y el trabajo de John C. Sarace, Tom Klein y Robert W. Bower (alrededor de 1966-67) para un transistor con capacitancias parásitas más bajas que podría fabricarse como parte de un circuito integrado (y no solo como un componente discreto ). Este nuevo tipo de transistor pMOS era de 3 a 5 veces más rápido (por vatio) que el transistor pMOS de puerta de aluminio, y necesitaba menos área, tenía una fuga mucho menor y una mayor confiabilidad. El mismo año, Faggin también construyó el primer circuito integrado utilizando el nuevo tipo de transistor, el Fairchild 3708 ( multiplexor analógico de 8 bits con decodificador ), que demostró un rendimiento sustancialmente mejorado sobre su contraparte de puerta metálica. En menos de 10 años, el transistor MOS de puerta de silicio reemplazó a los circuitos bipolares como el vehículo principal para los circuitos integrados digitales complejos.
nMOS y sesgo de puerta trasera
Hay un par de inconvenientes asociados con pMOS: los huecos de electrones que son los portadores de carga (corriente) en los transistores pMOS tienen menor movilidad que los electrones que son los portadores de carga en los transistores nMOS (una relación de aproximadamente 2,5), además, los circuitos pMOS no lo hacen. no interfaz fácilmente con lógica positiva de baja tensión tales como DTL-lógica y TTL-lógica (la 7400-series). Sin embargo, los transistores pMOS son relativamente fáciles de fabricar y, por lo tanto, se desarrollaron primero: la contaminación iónica del óxido de la puerta por el grabado de productos químicos y otras fuentes puede evitar que los transistores nMOS ( basados en electrones ) se apaguen, mientras que el efecto en (el electrón transistores pMOS basados en agujeros ) es mucho menos severo. Por lo tanto, la fabricación de transistores nMOS tiene que ser muchas veces más limpia que el procesamiento bipolar para producir dispositivos que funcionen.
Los primeros trabajos sobre la tecnología de circuitos integrados (IC) nMOS se presentaron en un breve artículo de IBM en ISSCC en 1969. Hewlett-Packard comenzó a desarrollar la tecnología IC nMOS para obtener la velocidad prometedora y la interfaz sencilla para su negocio de calculadoras . [7] Tom Haswell en HP finalmente resolvió muchos problemas utilizando materias primas más puras (especialmente aluminio para interconexiones) y agregando un voltaje de polarización para hacer que el umbral de la puerta sea lo suficientemente grande; este sesgo de puerta trasera siguió siendo una solución estándar de facto para (principalmente) los contaminantes de sodio en las puertas hasta el desarrollo de la implantación de iones (ver más abajo). Ya en 1970, HP estaba fabricando circuitos integrados nMOS lo suficientemente buenos y los había caracterizado lo suficiente como para que Dave Maitland pudiera escribir un artículo sobre nMOS en la edición de diciembre de 1970 de la revista Electronics. Sin embargo, nMOS siguió siendo poco común en el resto de la industria de semiconductores hasta 1973. [8]
El proceso nMOS listo para producción permitió a HP desarrollar la primera ROM IC de 4 kbit de la industria . Motorola finalmente sirvió como una segunda fuente para estos productos y, por lo tanto, se convirtió en uno de los primeros proveedores comerciales de semiconductores en dominar el proceso nMOS, gracias a Hewlett-Packard. Un tiempo después, la empresa emergente Intel anunció una pMOS DRAM de 1 kbit, llamada 1102 , desarrollada como un producto personalizado para Honeywell (un intento de reemplazar la memoria de núcleo magnético en sus computadoras mainframe ). Los ingenieros de calculadoras de HP, que querían un producto similar pero más robusto para las calculadoras de la serie 9800 , contribuyeron con la experiencia de fabricación de circuitos integrados de su proyecto de ROM de 4 kbit para ayudar a mejorar la confiabilidad, el voltaje operativo y el rango de temperatura de la DRAM de Intel. Estos esfuerzos contribuyeron a la DRAM pMOS de 1 kbit Intel 1103 altamente mejorada , que fue la primera DRAM IC disponible comercialmente en el mundo . Se introdujo formalmente en octubre de 1970 y se convirtió en el primer producto realmente exitoso de Intel. [9]
Transistores en modo de agotamiento
La lógica MOS temprana tenía un tipo de transistor, que es el modo de mejora para que pueda actuar como un interruptor lógico. Dado que las resistencias adecuadas eran difíciles de fabricar, las puertas lógicas usaban cargas saturadas; es decir, para hacer que un tipo de transistor actúe como una resistencia de carga, el transistor tenía que estar siempre encendido atando su puerta a la fuente de alimentación (el riel más negativo para la lógica PMOS o el riel más positivo para la lógica NMOS ) . Dado que la corriente en un dispositivo conectado de esa manera va como el cuadrado del voltaje a través de la carga, proporciona una baja velocidad de subida en relación con su consumo de energía cuando se baja. Una resistencia (con la corriente simplemente proporcional al voltaje) sería mejor, y una fuente de corriente (con la corriente fija, independiente del voltaje) mejor aún. Un dispositivo en modo de agotamiento con una puerta atada al riel de suministro opuesto es una carga mucho mejor que un dispositivo en modo de mejora, actuando en algún lugar entre una resistencia y una fuente de corriente.
Los primeros circuitos nMOS de carga de agotamiento fueron creados por el fabricante de DRAM Mostek , que puso a disposición transistores de modo de agotamiento para el diseño del Zilog Z80 original en 1975–76. [10] Mostek tenía el equipo de implantación de iones necesario para crear un perfil de dopaje más preciso de lo posible con métodos de difusión , de modo que el voltaje umbral de los transistores de carga pudiera ajustarse de manera confiable. En Intel, la carga de agotamiento fue introducida en 1974 por Federico Faggin, un ex ingeniero de Fairchild y más tarde fundador de Zilog . La carga de agotamiento se empleó por primera vez para un rediseño de uno de los productos más importantes de Intel en ese momento, una SRAM nMOS de 1 Kbit y solo + 5 V llamada 2102 (que utiliza más de 6000 transistores [11] ). El resultado de este rediseño fue el 2102A significativamente más rápido , donde las versiones de mayor rendimiento del chip tenían tiempos de acceso de menos de 100 ns, por lo que las memorias MOS se acercan a la velocidad de las RAM bipolares por primera vez. [12]
Varios otros fabricantes también utilizaron procesos nMOS de carga de agotamiento para producir muchas encarnaciones de CPU populares de 8, 16 y 32 bits. De manera similar a los primeros diseños de CPU pMOS y nMOS que usan MOSFET en modo de mejora como cargas, los diseños nMOS de carga de agotamiento generalmente empleaban varios tipos de lógica dinámica (en lugar de solo puertas estáticas) o transistores de paso utilizados como pestillos dinámicos sincronizados . Estas técnicas pueden mejorar considerablemente la economía de área, aunque el efecto sobre la velocidad es complejo. Los procesadores construidos con circuitos nMOS de carga de agotamiento incluyen el 6800 (en versiones posteriores [13] ), el 6502 , Signetics 2650 , 8085 , 6809 , 8086 , Z8000 , NS32016 y muchos otros (ya sea que se incluyan o no los procesadores HMOS a continuación, como casos especiales).
También se implementó una gran cantidad de circuitos integrados periféricos y de soporte utilizando circuitos basados en carga de agotamiento (a menudo estáticos). Sin embargo, nunca hubo familias lógicas estandarizadas en nMOS, como la serie bipolar 7400 y la serie CMOS 4000 , aunque los diseños con varios fabricantes de segunda fuente a menudo lograron una especie de estado de componente estándar de facto. Un ejemplo de esto es el diseño nMOS 8255 PIO , originalmente pensado como un chip periférico 8085, que se ha utilizado en sistemas integrados Z80 y x86 y en muchos otros contextos durante varias décadas. Las versiones modernas de bajo consumo están disponibles como implementaciones CMOS o BiCMOS, similares a la serie 7400.
Intel HMOS
El propio proceso NMOS de carga de agotamiento de Intel se conocía como HMOS , para MOS de canal corto de alta densidad . La primera versión se introdujo a finales de 1976 y se utilizó por primera vez para sus productos de RAM estática , [14] pronto se utilizó para versiones más rápidas y / o con menos consumo de energía de los chips 8085, 8086 y otros.
HMOS continuó mejorando y pasó por cuatro generaciones distintas. Según Intel, HMOS II (1979) proporcionó el doble de densidad y cuatro veces el producto de velocidad / potencia sobre otros procesos nMOS de carga de agotamiento contemporáneos típicos. [15] Esta versión fue ampliamente autorizada por terceros, incluidos (entre otros) Motorola, que la usó para su Motorola 68000 , y Commodore Semiconductor Group , que la usó para su MOS 6502 troquelado MOS Technology 8502 .
El proceso HMOS original, más tarde denominado HMOS I, tenía una longitud de canal de 3 micrones, que se redujo a 2 para el HMOS II y a 1,5 para el HMOS III. Cuando se introdujo HMOS III en 1982, Intel había comenzado a cambiar a su proceso CHMOS , un proceso CMOS que utiliza elementos de diseño de las líneas HMOS. Se lanzó una versión final del sistema, HMOS-IV. Una ventaja significativa de la línea HMOS fue que cada generación se diseñó deliberadamente para permitir que los diseños existentes se encogieran sin cambios importantes. Se introdujeron varias técnicas para garantizar que los sistemas funcionaran a medida que cambiaba el diseño. [16] [17]
HMOS, HMOS II, HMOS III y HMOS IV se utilizaron juntos para muchos tipos diferentes de procesadores; el 8085 , 8048 , 8051 , 8086 , 80186 , 80286 , y muchos otros, sino también para varias generaciones del mismo diseño básico, ver hojas de datos .
Mayor desarrollo
A mediados de la década de 1980, las variantes CMOS más rápidas, que usaban tecnología de proceso HMOS similar, como CHMOS I, II, III, IV, etc. de Intel, comenzaron a suplantar al HMOS de canal n para aplicaciones como Intel 80386 y ciertos microcontroladores . Unos años más tarde, a finales de la década de 1980, se introdujo BiCMOS para microprocesadores de alto rendimiento, así como para circuitos analógicos de alta velocidad . Hoy en día, la mayoría de los circuitos digitales, incluida la omnipresente serie 7400 , se fabrican utilizando varios procesos CMOS con una variedad de topologías diferentes empleadas. Esto significa que, para mejorar la velocidad y ahorrar área de matriz (transistores y cableado), los diseños CMOS de alta velocidad a menudo emplean otros elementos además de las puertas estáticas complementarias y las puertas de transmisión de los circuitos CMOS lentos típicos de baja potencia (el único tipo CMOS durante las décadas de 1960 y 1970). Estos métodos utilizan cantidades significativas de circuitos dinámicos para construir los bloques de construcción más grandes en el chip, como pestillos, decodificadores, multiplexores, etc., y evolucionaron a partir de las diversas metodologías dinámicas desarrolladas para circuitos pMOS y nMOS durante la década de 1970.
Comparado con CMOS
En comparación con el CMOS estático, todas las variantes de nMOS (y pMOS) consumen relativamente mucha energía en estado estable. Esto se debe a que se basan en transistores de carga que funcionan como resistencias , donde la corriente de reposo determina la carga máxima posible en la salida, así como la velocidad de la puerta (es decir, con otros factores constantes). Esto contrasta con las características de consumo de energía de los circuitos CMOS estáticos , que se debe solo al consumo de energía transitorio cuando se cambia el estado de salida y, por lo tanto, los transistores p y n conducen brevemente al mismo tiempo. Sin embargo, esta es una vista simplificada, y una imagen más completa también debe incluir el hecho de que incluso los circuitos CMOS puramente estáticos tienen fugas significativas en geometrías pequeñas modernas, así como el hecho de que los chips CMOS modernos a menudo contienen lógica dinámica y / o dominó. con una cierta cantidad de circuitos pseudo nMOS . [18]
Evolución de los tipos anteriores de NMOS
Los procesos de carga de agotamiento difieren de sus predecesores en la forma en que la fuente de voltaje Vdd , que representa 1 , se conecta a cada puerta. En ambas tecnologías, cada puerta contiene un transistor NMOS que está permanentemente encendido y conectado a Vdd. Cuando los transistores que se conectan a 0 se apagan, este transistor pull-up determina que la salida es 1 por defecto. En NMOS estándar, el pull-up es el mismo tipo de transistor que se usa para los interruptores lógicos. A medida que el voltaje de salida se acerca a un valor menor que Vdd , se apaga gradualmente. Esto ralentiza la transición de 0 a 1 , lo que resulta en un circuito más lento. Los procesos de carga de agotamiento reemplazan este transistor con un NMOS en modo de agotamiento con una polarización de puerta constante, con la puerta vinculada directamente a la fuente. Este tipo alternativo de transistor actúa como una fuente de corriente hasta que la salida se acerca a 1 , luego actúa como una resistencia. El resultado es una transición de 0 a 1 más rápida .
Consumo de energía estática
Los circuitos de carga de agotamiento consumen menos energía que los circuitos de carga de mejora a la misma velocidad. En ambos casos, la conexión a 1 siempre está activa, incluso cuando la conexión a 0 también está activa. Esto da como resultado un alto consumo de energía estática. La cantidad de desperdicio depende de la fuerza o el tamaño físico de la dominada. Tanto los transistores pull-up de carga saturada (modo de mejora) como los de modo de agotamiento utilizan la mayor potencia cuando la salida es estable en 0 , por lo que esta pérdida es considerable. Debido a que la fuerza de un transistor en modo de agotamiento cae menos en el acercamiento a 1 , pueden llegar a 1 más rápido a pesar de comenzar más lento, es decir, conducir menos corriente al comienzo de la transición y en estado estable.
notas y referencias
- ^ Consulte http://www.zilog.com/index.php?option=com_product&Itemid=26&mode=showProductDetails&familyId=20&productId=Z84015 .
- ^ Consulte http://www.zilog.com/index.php?option=com_product&Itemid=26&mode=showProductDetails&familyId=20&productId=Z84C15 .
- ^ "1960 - Transistor de semiconductor de óxido de metal (MOS) demostrado" . El motor de silicio . Museo de Historia de la Computación .
- ^ Lojek, Bo (2007). Historia de la Ingeniería de Semiconductores . Springer Science & Business Media . págs. 321 –3. ISBN 9783540342588.
- ^ Sah, Chih-Tang ; Leistiko, Otto; Grove, AS (mayo de 1965). "Movilidades de electrones y huecos en capas de inversión en superficies de silicio oxidado térmicamente" . Transacciones IEEE en dispositivos electrónicos . 12 (5): 248-254. doi : 10.1109 / T-ED.1965.15489 .
- ^ Critchlow, DL (2007). "Recuerdos sobre escala MOSFET" . Boletín de la sociedad de circuitos de estado sólido IEEE . 12 (1): 19-22. doi : 10.1109 / N-SSC.2007.4785536 .
- ^ Estas calculadoras (como la Datapoint 2200 y otras) eran en muchos sentidos pequeñas computadoras de escritorio , pero precedieron a la Apple II y la IBM PC por muchos años.
- ^ Se muestra por su mera mención en un gran artículo de resumen escrito por el ingeniero de GE Herman Schmid que apareció en la edición de diciembre de 1972 de IEEE Transactions on Manufacturing Technology. Aunque cita el artículo de 1970 de Maitland en Electronics, el artículo de Schmid no analiza la fabricación de nMOS en detalle, pero cubre ampliamente la fabricación de pMOS e incluso CMOS.
- ^ http: // Consulte www.hp9825.com/html/prologues.html
- ^ Zilog confió en Mostek y Synertek para producir el Z80 y otros chips antes de que sus propias instalaciones de producción estuvieran listas.
- ^ Cada bit requiere seis transistores en una RAM estática típica .
- ^ Ver, por ejemplo: http://www.intel4004.com/sgate.htm o http://archive.computerhistory.org/resources/text/Oral_History/Faggin_Federico/Faggin_Federico_1_2_3.oral_history.2004.102658025.pdf Archivado 2017-01-10 en la Wayback Machine
- ^ "Motorola Rediseña 6800" (PDF) . Compendio de microordenador . Santa Clara, CA: Microcomputer Associates. 3 (2): 4. Agosto de 1976. "Motorola está rediseñando la familia de microprocesadores M6800 agregando cargas de agotamiento para aumentar la velocidad y reducir el tamaño de la CPU 6800 a 160 milésimas de pulgada".
- ^ Ver http://lark.tu-sofia.bg/ntt/eusku/readings/art_1.pdf
- ^ Ver, por ejemplo: Leo J.Scanlon Los principios y la programación 68000.
- ^ Tecnología HMOS III . ISSCC 82, 1982.
- ^ "Tecnología HMOS III". Revista IEEE de circuitos de estado sólido . Octubre de 1982.
- ^ Pseudo nMOS significa que se utiliza un transistor de canal p en modo de mejora con puerta conectada a tierra en lugar del transistor de canal n en modo de agotamiento. Ver http://eia.udg.es/~forest/VLSI/lect.10.pdf