Un enclavamiento es un tipo de cortocircuito que puede ocurrir en un circuito integrado (IC). Más específicamente, es la creación involuntaria de una ruta de baja impedancia entre los rieles de suministro de energía de un circuito MOSFET , lo que desencadena una estructura parásita que interrumpe el funcionamiento adecuado de la pieza, posiblemente conduciendo incluso a su destrucción por sobrecorriente. Se requiere un ciclo de energía para corregir esta situación.
Un enganche de evento único es un enganche causado por un trastorno de evento único , típicamente iones o protones pesados de rayos cósmicos o erupciones solares. [1] [2]
La estructura parásita suele ser equivalente a un tiristor (o SCR ), una estructura PNPN que actúa como un PNP y un transistor NPN apilados uno al lado del otro. Durante un enganche cuando uno de los transistores está conduciendo, el otro también comienza a conducir. Ambos se mantienen en saturación mientras la estructura esté polarizada hacia adelante y fluya algo de corriente a través de ella, lo que generalmente significa hasta que se apague. La estructura parásita de SCR se forma como parte del par de transistores PMOS y NMOS de tótem en los controladores de salida de las puertas.
El enganche no tiene por qué ocurrir entre los rieles eléctricos; puede ocurrir en cualquier lugar donde exista la estructura parásita requerida. Una causa común de enganche es un pico de voltaje positivo o negativo en un pin de entrada o salida de un chip digital que excede el voltaje del riel en más de una caída de diodo. Otra causa es el voltaje de suministro que excede la clasificación máxima absoluta, a menudo debido a un pico transitorio en el suministro de energía. Conduce a la ruptura de una unión interna . Esto sucede con frecuencia en circuitos que usan múltiples voltajes de suministro que no se presentan en la secuencia requerida en el encendido, lo que lleva a que los voltajes en las líneas de datos excedan la clasificación de entrada de las piezas que aún no han alcanzado un voltaje de suministro nominal. Los bloqueos también pueden ser causados por un evento de descarga electrostática .
Otra causa común de enganches es la radiación ionizante, lo que hace que este sea un problema importante en los productos electrónicos diseñados para aplicaciones espaciales (o de gran altitud).
La interferencia de microondas de alta potencia también puede desencadenar bloqueos. [3]
Tanto los circuitos integrados CMOS como los circuitos integrados TTL son más susceptibles a engancharse a temperaturas más altas. [4]
Pestillo CMOS
Todos los circuitos integrados CMOS tienen rutas de bloqueo, pero existen varias técnicas de diseño que reducen la susceptibilidad al bloqueo. [5] [6] [7]
En la tecnología CMOS, hay varios transistores de unión bipolar intrínsecos. En los procesos CMOS, estos transistores pueden crear problemas cuando la combinación de n-well / p-well y sustrato da como resultado la formación de estructuras npnp parásitas. La activación de estos dispositivos similares a tiristores conduce a un cortocircuito de las líneas Vdd y GND, lo que generalmente resulta en la destrucción del chip o en una falla del sistema que solo se puede resolver apagando. [8]
Considere la estructura de n pozos en la primera figura. La estructura npnp está formada por la fuente del NMOS, el sustrato p, el pocillo n y la fuente del PMOS. También se muestra un circuito equivalente. Cuando uno de los dos transistores bipolares se polariza hacia adelante (debido a la corriente que fluye a través del pozo o sustrato), alimenta la base del otro transistor. Esta retroalimentación positiva aumenta la corriente hasta que el circuito falla o se quema.
La invención de la técnica ahora estándar en la industria para evitar el enganche CMOS fue realizada por la compañía Hughes Aircraft en 1977. [9]
Evitar el enganche
Es posible diseñar chips para que sean resistentes al enganche agregando una capa de óxido aislante (llamada trinchera ) que rodea los transistores NMOS y PMOS. Esto rompe la estructura parasitaria del rectificador controlado por silicio (SCR) entre estos transistores. Estas piezas son importantes en los casos en los que no se puede garantizar la secuenciación adecuada de energía y señales, como los dispositivos de intercambio en caliente .
Los dispositivos fabricados en capas epitaxiales ligeramente dopadas que crecen sobre sustratos muy dopados también son menos susceptibles al enganche. La capa fuertemente dopada actúa como un sumidero de corriente donde los portadores minoritarios en exceso pueden recombinarse rápidamente. [10]
La mayoría de los dispositivos de silicio sobre aislante son inherentemente resistentes al enganche. Latch-up es la conexión de baja resistencia entre la bañera [se necesita aclaración ] y los rieles de la fuente de alimentación.
Además, para evitar el pestillo, se coloca una conexión de grifo separada para cada transistor. Pero esto aumentará el tamaño del dispositivo, por lo que los fab dan un espacio mínimo para poner un grifo, por ejemplo, 10 μm en tecnología de 130 nm. [ aclaración necesaria ]
Prueba de enganche
Referencias
- ^ R. Koga, KB Crawford, SJ Hansel, BM Johnson, DD Lau, SH Penzin, SD Pinkerton, MC Maher. "AN-932 SEU y tecnología CMOS avanzada tolerante a Latch Up" . 1994.
- ^ "Protección de enclavamiento de un solo evento de circuitos integrados" . 2002.
- ^ H. Wang, J. Li, H. Li, K. Xiao y H. Chen. "Estudio experimental y simulación de Spice de los efectos de enganche de los inversores CMOS debido a la interferencia de microondas de alta potencia" . 2008.
- ^ Cooper, MS; Retzler, JP " Enganche TTL Schottky de alta temperatura" . doi: 10.1109 / TNS.1978.4329568 1978.
- ^ "Comprensión de Latch-Up en lógica CMOS avanzada" . cita: "las estructuras utilizadas en todos los circuitos integrados CMOS ... tienen rutas de cierre asociadas"
- ^ Jerry C. Whitaker. "Microelectrónica 2ª Edición" . 2005. p. 7-7 a 7-8. cita: "Los inversores y puertas CMOS tienen inherentemente ... transistores bipolares parásitos que forman un rectificador controlado de silicio (SCR). Aunque ... no se puede evitar el bloqueo, los fabricantes de CMOS diseñan circuitos de entrada y salida que son resistentes al bloqueo"
- ^ Fairchild. "Las mejoras del proceso de Fairchild eliminan el problema de bloqueo CMOS SCR en 74HC Logic" . 1998.
- ^ Jan M. Rabaey , Universidad de California, Berkeley; Anantha Chandrakasan , Instituto de Tecnología de Massachusetts, Cambridge; Borivoje Nikolic , Universidad de California, Berkeley; Circuitos integrados digitales (segunda edición) ISBN 978-0-13-090996-1
- ^ "Patente de avión de Hughes US4173767" .
- ^ Stephen A. Campbell, La ciencia y la ingeniería de la fabricación microelectrónica, Oxford University Press (edición india 2007) p.461 ISBN 978-0-19-568144-4
enlaces externos
- Latch-up en diseños CMOS
- Dispositivos analógicos: ganando la batalla contra el latchup en dispositivos analógicos CMOS
- Maxwell Technologies Microelectronics: Tecnología de protección Latchup
- Video tutorial de SCR Latchup