Lista de ejemplos de escala de semiconductores

Artículo de la lista de Wikipedia

Fabricación de dispositivos semiconductores
Escalado MOSFET ( nodos de proceso )
0 10 µm  - 1971 00 6 µm  - 1974 00 3 µm  - 1977  1,5 µm  - 1981 00 1 µm  - 1984 800 millas náuticas  - 1987 600 millas náuticas  - 1990 350 millas náuticas  - 1993 250 millas náuticas  - 1996 180 millas náuticas  - 1999 130 millas náuticas  - 2001 0 90 millas náuticas  - 2003 0 65 millas náuticas  - 2005 0 45 millas náuticas  - 2007 0 32 millas náuticas  - 2009 0 22 nm  - 2012 0 14 millas náuticas  - 2014 0 10 millas náuticas  - 2016 00 7 nm  - 2018 00 5 mn  - 2020
Futuro 00 3 nm  ~ 2022 00 2 nm  ~ 2023
Medios nodos Densidad CMOS Dispositivo ( puerta múltiple ) Ley de moore Semiconductor Industria Nanoelectrónica
v t mi

Se enumeran muchos ejemplos de escala de semiconductores para varios transistores de efecto de campo de semiconductores de óxido metálico ( MOSFET ) o nodos de proceso de fabricación de semiconductores de transistores MOS .

Cronología de las demostraciones de MOSFET

Ver también: MOSFET , fabricación de dispositivos semiconductores y densidad de transistores

PMOS y NMOS

Demostraciones de MOSFET ( PMOS y NMOS )

Fecha	Longitud del canal	Espesor de óxido [1]	Lógica MOSFET	Investigador (es)	Organización	Árbitro
Junio ​​de 1960	20.000 nm	100 nm	PMOS	Mohamed M. Atalla , Dawon Kahng	Laboratorios Bell Telephone	[2] [3]
			NMOS
	10,000 nm	100 nm	PMOS	Mohamed M. Atalla , Dawon Kahng	Laboratorios Bell Telephone	[4]
			NMOS
Mayo de 1965	8.000 nm	150 nm	NMOS	Chih-Tang Sah , Otto Leistiko, AS Grove	Fairchild Semiconductor	[5]
	5,000 nm	170 nanómetro	PMOS
Diciembre de 1972	1.000 nm	?	PMOS	Robert H. Dennard , Fritz H. Gaensslen, Hwa-Nien Yu	Centro de investigación IBM TJ Watson	[6] [7] [8]
1973	7.500 millas náuticas	?	NMOS	Sohichi Suzuki	Comité ejecutivo nacional	[9] [10]
	6.000 millas náuticas	?	PMOS	?	Toshiba	[11] [12]
Octubre de 1974	1.000 nm	35 nm	NMOS	Robert H. Dennard , Fritz H. Gaensslen, Hwa-Nien Yu	Centro de investigación IBM TJ Watson	[13]
	500 nm
Septiembre de 1975	1.500 millas náuticas	20 millas náuticas	NMOS	Ryoichi Hori, Hiroo Masuda y Osamu Minato	Hitachi	[7] [14]
Marzo de 1976	3.000 millas náuticas	?	NMOS	?	Intel	[15]
Abril de 1979	1.000 nm	25 millas náuticas	NMOS	William R. Hunter, LM Ephrath y Alice Cramer	Centro de investigación IBM TJ Watson	[dieciséis]
Diciembre de 1984	100 nm	5 millas náuticas	NMOS	Toshio Kobayashi, Seiji Horiguchi, K. Kiuchi	Nippon Telegraph y teléfono	[17]
Diciembre de 1985	150 nm	2,5 nm	NMOS	Toshio Kobayashi, Seiji Horiguchi, M. Miyake, M. Oda	Nippon Telegraph y teléfono	[18]
	75 millas náuticas	?	NMOS	Stephen Y. Chou, Henry I. Smith, Dimitri A. Antoniadis	MIT	[19]
Enero de 1986	60 nm	?	NMOS	Stephen Y. Chou, Henry I. Smith, Dimitri A. Antoniadis	MIT	[20]
Junio ​​de 1987	200 nm	3,5 nanómetro	PMOS	Toshio Kobayashi, M. Miyake, K. Deguchi	Nippon Telegraph y teléfono	[21]
Diciembre de 1993	40 nm	?	NMOS	Mizuki Ono, Masanobu Saito, Takashi Yoshitomi	Toshiba	[22]
Septiembre de 1996	16 millas náuticas	?	PMOS	Hisao Kawaura, Toshitsugu Sakamoto, Toshio Baba	Comité ejecutivo nacional	[23]
Junio ​​de 1998	50 nm	1,3 nm	NMOS	Khaled Z. Ahmed, Effiong E. Ibok, Miryeong Song	Microdispositivos avanzados (AMD)	[24] [25]
Diciembre de 2002	6 nm	?	PMOS	Bruce Doris, Omer Dokumaci y Meikei Ieong	IBM	[26] [27] [28]
Diciembre de 2003	3 nm	?	PMOS	Hitoshi Wakabayashi, Shigeharu Yamagami	Comité ejecutivo nacional	[29] [27]
			NMOS

CMOS (puerta única)

Demostraciones complementarias de MOSFET ( CMOS ) ( puerta única )

Fecha	Longitud del canal	Espesor de óxido [1]	Investigador (es)	Organización	Árbitro
Febrero de 1963	?	?	Chih-Tang Sah , Frank Wanlass	Fairchild Semiconductor	[30] [31]
1968	20.000 nm	100 nm	?	Laboratorios RCA	[32]
1970	10,000 nm	100 nm	?	Laboratorios RCA	[32]
Diciembre de 1976	2.000 millas náuticas	?	A. Aitken, RG Poulsen, ATP MacArthur, JJ White	Mitel Semiconductor	[33]
Febrero de 1978	3.000 millas náuticas	?	Toshiaki Masuhara, Osamu Minato, Toshio Sasaki, Yoshio Sakai	Laboratorio central de investigación de Hitachi	[34] [35] [36]
Febrero de 1983	1200 nm	25 millas náuticas	RJC Chwang, M. Choi, D. Creek, S. Stern, PH Pelley	Intel	[37] [38]
	900 nm	15 millas náuticas	Tsuneo Mano, J. Yamada, Junichi Inoue, S. Nakajima	Nippon Telegraph and Telephone (NTT)	[37] [39]
Diciembre de 1983	1.000 nm	22,5 nanómetro	GJ Hu, Yuan Taur, Robert H. Dennard , Chung-Yu Ting	Centro de investigación IBM TJ Watson	[40]
Febrero de 1987	800 nm	17 millas náuticas	T. Sumi, Tsuneo Taniguchi, Mikio Kishimoto, Hiroshige Hirano	Matsushita	[37] [41]
	700 nm	12 millas náuticas	Tsuneo Mano, J. Yamada, Junichi Inoue, S. Nakajima	Nippon Telegraph and Telephone (NTT)	[37] [42]
Septiembre de 1987	500 nm	12,5 nanómetro	Hussein I. Hanafi, Robert H. Dennard , Yuan Taur, Nadim F. Haddad	Centro de investigación IBM TJ Watson	[43]
Diciembre de 1987	250 nm	?	Naoki Kasai, Nobuhiro Endo, Hiroshi Kitajima	Comité ejecutivo nacional	[44]
Febrero de 1988	400 nm	10 nm	M. Inoue, H. Kotani, T. Yamada, Hiroyuki Yamauchi	Matsushita	[37] [45]
Diciembre de 1990	100 nm	?	Ghavam G. Shahidi , Bijan Davari , Yuan Taur, James D. Warnock	Centro de investigación IBM TJ Watson	[46]
1993	350 nm	?	?	Sony	[47]
1996	150 nm	?	?	Mitsubishi Electric
1998	180 nm	?	?	TSMC	[48]
Diciembre de 2003	5 millas náuticas	?	Hitoshi Wakabayashi, Shigeharu Yamagami, Nobuyuki Ikezawa	Comité ejecutivo nacional	[29] [49]

MOSFET de múltiples puertas (MuGFET)

Demostraciones de MOSFET de compuerta múltiple ( MuGFET )

Fecha	Longitud del canal	Tipo de MuGFET	Investigador (es)	Organización	Árbitro
Agosto de 1984	?	DGMOS	Toshihiro Sekigawa, Yutaka Hayashi	Laboratorio electrotécnico (ETL)	[50]
1987	2.000 millas náuticas	DGMOS	Toshihiro Sekigawa	Laboratorio electrotécnico (ETL)	[51]
Diciembre de 1988	250 nm	DGMOS	Bijan Davari , Wen-Hsing Chang, Matthew R. Wordeman, CS Oh	Centro de investigación IBM TJ Watson	[52] [53]
	180 nm
	?	GAAFET	Fujio Masuoka , Hiroshi Takato, Kazumasa Sunouchi, N. Okabe	Toshiba	[54] [55] [56]
Diciembre de 1989	200 nm	FinFET	Digh Hisamoto, Toru Kaga, Yoshifumi Kawamoto, Eiji Takeda	Laboratorio central de investigación de Hitachi	[57] [58] [59]
Diciembre de 1998	17 millas náuticas	FinFET	Digh Hisamoto, Chenming Hu , Tsu-Jae King Liu , Jeffrey Bokor	Universidad de California, Berkeley)	[60] [61]
2001	15 millas náuticas	FinFET	Chenming Hu , Yang-Kyu Choi, Nick Lindert, Tsu-Jae King Liu	Universidad de California, Berkeley)	[60] [62]
Diciembre de 2002	10 nm	FinFET	Shbly Ahmed, Scott Bell, Cyrus Tabery, Jeffrey Bokor	Universidad de California, Berkeley)	[60] [63]
Junio ​​de 2006	3 nm	GAAFET	Hyunjin Lee, Yang-kyu Choi, Lee-Eun Yu, Seong-Wan Ryu	KAIST	[64] [65]

Otros tipos de MOSFET

Demostraciones de MOSFET ( otros tipos )

Fecha	Longitud del canal (nm)	Espesor de óxido (nm) [1]	Tipo MOSFET	Investigador (es)	Organización	Árbitro
Octubre de 1962	?	?	TFT	Paul K. Weimer	Laboratorios RCA	[66] [67]
1965	?	?	GaAs	H. Becke, R. Hall, J. White	Laboratorios RCA	[68]
Octubre de 1966	100.000	100	TFT	TP Brody, HE Kunig	Westinghouse Electric	[69] [70]
Agosto 1967	?	?	FGMOS	Dawon Kahng , Simon Min Sze	Laboratorios Bell Telephone	[71]
Octubre de 1967	?	?	MNOS	HA Richard Wegener, AJ Lincoln, HC Pao	Corporación Sperry	[72]
Julio de 1968	?	?	BiMOS	Hung-Chang Lin , Ramachandra R. Iyer	Westinghouse Electric	[73] [74]
Octubre de 1968	?	?	BiCMOS	Hung-Chang Lin , Ramachandra R. Iyer, CT Ho	Westinghouse Electric	[75] [74]
1969	?	?	VMOS	?	Hitachi	[76] [77]
Septiembre de 1969	?	?	DMOS	Y. Tarui, Y. Hayashi, Toshihiro Sekigawa	Laboratorio electrotécnico (ETL)	[78] [79]
Octubre de 1970	?	?	ISFET	Piet Bergveld	Universidad de Twente	[80] [81]
Octubre de 1970	1000	?	DMOS	Y. Tarui, Y. Hayashi, Toshihiro Sekigawa	Laboratorio electrotécnico (ETL)	[82]
1977	?	?	VDMOS	John Louis Moll	Laboratorios HP	[76]
	?	?	LDMOS	?	Hitachi	[83]
Julio de 1979	?	?	IGBT	Bantval Jayant Baliga y Margaret Lazeri	Energia General	[84]
Diciembre de 1984	2000	?	BiCMOS	H. Higuchi, Goro Kitsukawa, Takahide Ikeda, Y. Nishio	Hitachi	[85]
Mayo de 1985	300	?	?	K. Deguchi, Kazuhiko Komatsu, M. Miyake, H. Namatsu	Nippon Telegraph y teléfono	[86]
Febrero de 1985	1000	?	BiCMOS	H. Momose, Hideki Shibata, S. Saitoh, Jun-ichi Miyamoto	Toshiba	[87]
Noviembre de 1986	90	8.3	?	Han-Sheng Lee, LC Puzio	Motores generales	[88]
Diciembre de 1986	60	?	?	Ghavam G. Shahidi , Dimitri A. Antoniadis, Henry I. Smith	MIT	[89] [20]
Mayo de 1987	?	10	?	Bijan Davari , Chung-Yu Ting, Kie Y. Ahn, S. Basavaiah	Centro de investigación IBM TJ Watson	[90]
Diciembre de 1987	800	?	BiCMOS	Robert H. Havemann, RE Eklund, Hiep V. Tran	Instrumentos Texas	[91]
Junio ​​de 1997	30	?	EJ-MOSFET	Hisao Kawaura, Toshitsugu Sakamoto, Toshio Baba	Comité ejecutivo nacional	[92]
1998	32	?	?	?	Comité ejecutivo nacional	[27]
1999	8
Abril de 2000	8	?	EJ-MOSFET	Hisao Kawaura, Toshitsugu Sakamoto, Toshio Baba	Comité ejecutivo nacional	[93]

Productos comerciales que utilizan MOSFET a microescala

Productos con proceso de fabricación de 20 μm

• La serie CD4000 de circuitos integrados (CI) de RCA a partir de 1968. ^[32]

Productos con proceso de fabricación de 10 μm

Artículo principal: proceso de 10 μm

• Intel 4004 , la primera CPU con microprocesador de un solo chip , se lanzó en 1971.
• La CPU Intel 8008 se lanzó en 1972.
• CPU MOS Technology 6502 1 MHz lanzada en 1975 (8 μm).

Productos con proceso de fabricación de 8 μm

• Intel 1103 , uno de los primeros chips de memoria dinámica de acceso aleatorio (DRAM) lanzado en 1970. ^[94]

Productos con proceso de fabricación de 6 μm

Artículo principal: proceso de 6 μm

• Toshiba TLCS-12, un microprocesador desarrollado para el sistema Ford EEC (Electronic Engine Control) en 1973. ^[11]
• La CPU Intel 8080 lanzada en 1974 se fabricó utilizando este proceso. ^[95]
• El Adaptador de Interfaz de Televisión , el chip de audio y gráficos personalizados desarrollado para el Atari 2600 en 1977. ^[96]
• MOS Technology SID , un generador de sonido programable desarrollado para el Commodore 64 en 1982. ^[96]
• MOS Technology VIC-II , un controlador de pantalla de video desarrollado para el Commodore 64 en 1982 (5 μm). ^[96]

Productos con proceso de fabricación de 3 μm

Artículo principal: proceso de 3 μm

• La CPU Intel 8085 se lanzó en 1976. ^[97]
• La CPU Intel 8086 se lanzó en 1978. ^[95]
• La CPU Intel 8088 se lanzó en 1979.
• CPU Motorola 68000 8 MHz lanzada en 1979 (3,5 μm).

Productos con proceso de fabricación de 1,5 μm

Artículo principal: proceso de 1,5 μm

• Chip de memoria SRAM de 64 kb de NEC en 1981. ^[47] 
• La CPU Intel 80286 se lanzó en 1982.
• La Arquitectura Gráfica Avanzada de Amiga (inicialmente vendida en 1992) incluía chips como Denise que fueron fabricados usando un proceso CMOS de 1.5 μm . ^[98]

Productos con proceso de fabricación de 1 μm

Artículo principal: proceso de 1 μm

• Los chips de memoria DRAM de NTT , incluido su chip de 64 kb en 1979 y el chip de 256 kb en 1980. ^[37]  
• Chip de memoria DRAM de 1 Mb de NEC en 1984. ^[47] 
• La CPU Intel 80386 se lanzó en 1985.

Productos con proceso de fabricación de 800 nm

Artículo principal: 800 nanómetros

•  Chip de memoria DRAM de 1 Mb de NTT en 1984. ^[37]
• NEC y Toshiba utilizaron este proceso para sus  chips de memoria DRAM de 4 Mb en 1986. ^[47]
• Hitachi , IBM , Matsushita y Mitsubishi Electric utilizaron este proceso para sus  chips de memoria DRAM de 4 Mb en 1987. ^[37]
• Chip de memoria EPROM de 4  Mb de Toshiba en 1987. ^[47]
• Hitachi, Mitsubishi y Toshiba utilizaron este proceso para sus chips de memoria SRAM de 1  Mb en 1987. ^[47]
• La CPU Intel 486 se lanzó en 1989.
• microSPARC que lancé en 1992.
• Las primeras CPU Intel P5 Pentium a 60 MHz y 66 MHz se lanzaron en 1993.

Productos con proceso de fabricación de 600 nm

Artículo principal: 600 nanómetros

• Mitsubishi Electric , Toshiba y NEC introdujeron  chips de memoria DRAM de 16 Mb fabricados con un  proceso de 600 nm en 1989. ^[47]
•  Chip de memoria EPROM de 16 Mb de NEC en 1990. ^[47]
• Chip de memoria flash de 16  Mb de Mitsubishi en 1991. ^[47]
• CPU Intel 80486DX4 lanzada en 1994.
• IBM / Motorola PowerPC 601 , el primer chip PowerPC, se produjo en 0,6 μm.
• CPU Intel Pentium a 75 MHz, 90 MHz y 100 MHz.

Productos con proceso de fabricación de 350 nm

Artículo principal: 350 nanómetros

• Chip de memoria SRAM de 16  Mb de Sony en 1994. ^[47]
• NEC VR4300 (1995), utilizado en la consola de juegos Nintendo 64 .
• Intel Pentium Pro (1995), Pentium ( P54CS , 1995) y CPU iniciales Pentium II ( Klamath , 1997).
• CPU AMD K5 (1996) y AMD K6 original (Modelo 6, 1997).
• Hélice Parallax , microcontrolador de 8 núcleos. ^[99]

Productos con proceso de fabricación de 250 nm

Artículo principal: 250 nanómetros

•  Chip de memoria SRAM de 16 Mb de Hitachi en 1993. ^[47]
• Hitachi y NEC introdujeron  chips de memoria DRAM de 256 Mb fabricados con este proceso en 1993, seguidos por Matsushita , Mitsubishi Electric y Oki en 1994. ^[47]
• Chip de memoria DRAM de 1 Gb de NEC en 1995. ^[47] 
• Chip de memoria flash NAND de 128  Mb de Hitachi en 1996. ^[47]
• DEC Alpha 21264A, que se comercializó en 1999.
• AMD K6-2 Chomper y Chomper Extended . Chomper fue liberado el 28 de mayo de 1998.
• AMD K6-III "Sharptooth" usó 250 nm.
• Mobile Pentium MMX Tillamook , lanzado en agosto de 1997.
• Deschutes Pentium II .
• CPU Hitachi SH-4 de la consola Dreamcast y GPU PowerVR2 , lanzadas en 1998.
• Pentium III Katmai .
• CPU Emotion Engine inicial de PlayStation 2 .

Procesadores que utilizan tecnología de fabricación de 180 nm

Artículo principal: 180 nanómetros

• Intel Coppermine E - Octubre de 1999
• Emotion Engine y sintetizador de gráficos de la consola Sony PlayStation 2 - marzo de 2000 ^[100]
• ATI Radeon R100 y RV100 Radeon 7000 - el año 2000
• AMD Athlon Thunderbird - junio de 2000
• Intel Celeron (Willamette) - mayo de 2002
• Motorola PowerPC 7445 y 7455 (Apollo 6) - enero de 2002

Procesadores que utilizan tecnología de fabricación de 130 nm

Artículo principal: 130 nanómetros

• Fujitsu SPARC64 V - 2001 ^[101]
• Gekko de IBM y Nintendo ( consola GameCube ) - 2001
• Motorola PowerPC 7447 y 7457 - de 2002
• IBM PowerPC G5 970 - octubre de 2002 - junio de 2003
• Intel Pentium III Tualatin y Coppermine - 2001-04
• Intel Celeron Tualatin -256-2001-10-02
• Intel Pentium M Banias - 2003-03-12
• Intel Pentium 4 Northwood- 2002-01-07
• Intel Celeron Northwood-128-2002-09-18
• Intel Xeon Prestonia y Gallatin - 2002-02-25
• VIA C3 - 2001
• AMD Athlon XP pura sangre, Thorton y Barton
• AMD Athlon MP pura sangre - 2002-08-27
• AMD Athlon XP-M pura sangre, Barton y Dublín
• AMD Duron Applebred - 2003-08-21
• AMD K7 Sempron Thoroughbred-B, Thorton y Barton - 28/07/2004
• AMD K8 Sempron París - 28/07/2004
• AMD Athlon 64 Clawhammer y Newcastle - 2003-09-23
• Martillo AMD Opteron - 2003-06-30
• Elbrus 2000 1891ВМ4Я (1891VM4YA) - 2008-04-27 [1]
• MCST-R500S 1891BM3-2008-07-27 [2]
• Vórtice 86SX - [3]

Productos comerciales que utilizan MOSFET a nanoescala

Ver también: Nanoelectrónica y nanocircuitos

Chips que utilizan tecnología de fabricación de 90 nm

Artículo principal: 90 nanómetros

• Sony – Toshiba Emotion Engine + Graphics Synthesizer ( PlayStation 2 ) - 2003 ^[100]
• IBM PowerPC G5 970FX - 2004
• Elpida Memory 's de 90 nm proceso de DDR2 SDRAM - 2005
• IBM PowerPC G5 970MP - 2005
• IBM PowerPC G5 970GX - 2005
• Procesador IBM Waternoose Xbox 360 - 2005
• Procesador IBM – Sony – Toshiba Cell - 2005
• Intel Pentium 4 Prescott - 2004-02
• Intel Celeron D Prescott-256-2004-05
• Intel Pentium M Dothan - 2004-05
• Intel Celeron M Dothan -1024-2004-08
• Intel Xeon Nocona, Irwindale, Cranford, Potomac, Paxville - 2004-06
• Intel Pentium D Smithfield - 2005-05
• AMD Athlon 64 Winchester, Venecia, San Diego, Orleans - 2004-10
• AMD Athlon 64 X2 Manchester, Toledo, Windsor - 2005-05
• AMD Sempron Palermo y Manila - 2004-08
• AMD Turion 64 Lancaster y Richmond - 2005-03
• AMD Turion 64 X2 Taylor y Trinidad - 2006-05
• AMD Opteron Venus, Troy y Atenas - 2005-08
• AMD Opteron de doble núcleo Dinamarca, Italia, Egipto, Santa Ana y Santa Rosa
• VIA C7 - 2005-05
• Loongson (ahijado) 2Е STLS2E02 - 2007-04
• Loongson (ahijado) 2F STLS2F02-2008-07
• MCST-4R - 2010-12
• Elbrus-2C + - 2011-11

Procesadores que utilizan tecnología de fabricación de 65 nm

Artículo principal: 65 nanómetros

• Sony – Toshiba EE + GS ( PStwo ) ^[102] - 2005
• Intel Pentium 4 (Cedar Mill) - 2006-01-16
• Intel Pentium D serie 900-2006-01-16
• Intel Celeron D (núcleos Cedar Mill) - 28/05/2006
• Intel Core - 2006-01-05
• Intel Core 2 - 27 de julio de 2006
• Intel Xeon ( Sossaman ) - 14 de marzo de 2006
• Serie AMD Athlon 64 (a partir de Lima) - 2007-02-20
• AMD Turion 64 X2 series (a partir de Tyler) - 2007-05-07
• Serie AMD Phenom
• Procesador celular de IBM - PlayStation 3 - 2007-11-17
• Z10 de IBM
• CPU "Falcon" de Microsoft Xbox 360 - 2007–09
• CPU "Opus" de Microsoft Xbox 360 - 2008
• CPU "Jasper" de Microsoft Xbox 360 - 2008–10
• GPU "Jasper" de Microsoft Xbox 360 - 2008-2010
• Sun UltraSPARC T2 - 2007–10
• AMD Turion Ultra - 2008-06 ^[103]
• Familia TI OMAP 3 ^[104] - 2008-02
• VIA Nano - 2008-05
• Loongson - 2009
• GPU NVIDIA GeForce 8800GT - 2007

Procesadores que utilizan tecnología de 45 nm

Artículo principal: 45 nanómetros

• Matsushita lanzó el Uniphier de 45 nm en 2007. ^[105]
• Wolfdale , Yorkfield , Yorkfield XE y Penryn están al día ^{[ ¿cuándo? ]} Núcleos Intel vendidos bajo la marca Core 2 .
• Procesadores de la serie Intel Core i7 , i5 750 ( Lynnfield y Clarksfield )
• Los Pentium Dual-Core Wolfdale-3M están actualizados ^{[ ¿cuándo? ]} Intel mainstream dual core vendido bajo la marca Pentium .
• Diamondville , Pineview están al día ^{[ ¿cuándo? ]} Núcleos Intel con Hyper-Threading vendidos bajo la marca Intel Atom .
• Procesadores AMD Deneb ( Phenom II ) y Shanghai ( Opteron ) de cuatro núcleos, procesadores Regor ( Athlon II ) de doble núcleo [4] , procesadores móviles de doble núcleo Caspian ( Turion II ).
• Procesador AMD ( Phenom II ) "Thuban" de seis núcleos (1055T)
• Xenon en el modelo Xbox 360 S.
• Sony – Toshiba Cell Broadband Engine en el modelo PlayStation 3 Slim - Septiembre de 2009.
• Samsung S5PC110, también conocido como Hummingbird .
• Texas Instruments OMAP 36xx.
• IBM POWER7 y z196
• Serie Fujitsu SPARC64 VIIIfx
• Espresso (microprocesador) CPU de Wii U

Chips que utilizan tecnología de 32 nm

Artículo principal: 32 nanómetros

• Toshiba produjo chips de memoria flash NAND comerciales de 32 Gb con el proceso de 32 nm en 2009. ^[106]   
• Procesadores Intel Core i3 e i5, lanzados en enero de 2010 ^[107]
• Procesador Intel de 6 núcleos, con nombre en código Gulftown ^[108]
• Intel i7-970, se lanzó a finales de julio de 2010, con un precio de aproximadamente 900 dólares EE.UU.
• Los procesadores AMD FX Series, con nombre en código Zambezi y basados ​​en la arquitectura Bulldozer de AMD , se lanzaron en octubre de 2011. La tecnología utiliza un proceso SOI de 32 nm, dos núcleos de CPU por módulo y hasta cuatro módulos, que van desde un diseño de cuatro núcleos que cuesta aproximadamente De 130 dólares a un diseño de ocho núcleos de 280 dólares.
• Ambarella Inc. anunció la disponibilidad de la A7L sistema-en-un-chip de circuito para cámaras fotográficas digitales, proporcionando 1080p60 capacidades de video de alta definición en septiembre de 2011 ^[109]

Chips que utilizan tecnología de 24 a 28 nm

• SK Hynix anunció que podría producir un chip flash de 26 nm con 64 Gb de capacidad; Intel Corp. y Micron Technology ya habían desarrollado la tecnología ellos mismos. Anunciado en 2010. ^[110]
• Toshiba anunció que estaba enviando dispositivos NAND de memoria flash de 24 nm el 31 de agosto de 2010. ^[111]
• En 2016 , el procesador de 28 nm de MCST , Elbrus-8S, pasó a la producción en serie. ^{[112] [113]}

Chips que utilizan tecnología de 22 nm

Artículo principal: 22 nanómetros

• Los procesadores Intel Core i7 e Intel Core i5 basados ​​en la tecnología Ivy Bridge de 22 nm de Intel para conjuntos de chips de la serie 7 salieron a la venta en todo el mundo el 23 de abril de 2012. ^[114]

Chips que utilizan tecnología de 20 nm

• Samsung Electronics comenzó la producción en masa de chips de memoria flash NAND de 64 Gb utilizando un proceso de 20 nm en 2010. ^[115] 

Chips que utilizan tecnología de 16 nm

• TSMC comenzó la producción de chips FinFET de 16  nm en 2013. ^[116]

Chips que utilizan tecnología de 14 nm

Artículo principal: 14 nanómetros

• Los procesadores Intel Core i7 e Intel Core i5 basados ​​en la tecnología Broadwell de 14 nm de Intel se lanzaron en enero de 2015. ^[117]
• Procesadores AMD Ryzen basados ​​en las arquitecturas Zen o Zen + de AMD y que utilizan tecnología FinFET de 14 nm . ^[118]

Chips que utilizan tecnología de 10 nm

Artículo principal: 10 nanómetros

• Samsung anunció que había comenzado la producción en masa de chips de memoria flash de celda multinivel (MLC) utilizando un proceso de 10 nm en 2013. ^[119] El 17 de octubre de 2016, Samsung Electronics anunció la producción en masa de chips SoC a 10 nm. ^[120] 
• TSMC comenzó la producción comercial de chips de 10 nm a principios de 2016, antes de pasar a la producción en masa a principios de 2017. ^[121]
• Samsung comenzó a enviar el teléfono inteligente Galaxy S8 en abril de 2017 utilizando el procesador de 10 nm de la compañía. ^[122]
• Apple entregó tabletas iPad Pro de segunda generación con chips Apple A10X producidos por TSMC utilizando el proceso FinFET de 10 nm en junio de 2017. ^[123]

Chips que utilizan tecnología de 7 nm

Artículo principal: 7 nanómetros

• TSMC comenzó la producción de riesgo de chips de memoria SRAM de 256 Mbit utilizando un proceso de 7 nm en abril de 2017 ^[124].
• Samsung y TSMC comenzaron la producción en masa de dispositivos de 7 nm en 2018. ^[125]
• Los procesadores móviles Apple A12 y Huawei Kirin 980 , ambos lanzados en 2018, usan chips de 7 nm fabricados por TSMC. ^[126]
• AMD comenzó a usar TSMC 7nm comenzando con la GPU Vega 20 en noviembre de 2018, ^[127] con CPU y APU basadas en Zen 2 a partir de julio de 2019, ^[128] y para PlayStation 5 ^[129] y Xbox Series X / S ^[130] APU de consolas, lanzadas ambas en noviembre de 2020.

Chips que utilizan tecnología de 5 nm

Artículo principal: 5 nanómetros

• Samsung comenzó la producción de chips de 5 nm (5LPE) a fines de 2018. ^[131]
• TSMC comenzó la producción de chips de 5 nm (CLN5FF) en abril de 2019. ^[132]

Tecnología de 3 nm

Artículo principal: 3 nanómetros

• TSMC y Samsung Electronics han anunciado planes para lanzar  dispositivos de 3 nm durante 2021–2022. ^{[133] [134]}

Ver también

• Modelo de fundición
• MOSFET
• Fabricación de dispositivos semiconductores
• Recuento de transistores

Referencias

1. "Angstrom" . Diccionario inglés Collins . Consultado el 2 de marzo de 2019 .
2. Sze, Simon M. (2002). Dispositivos semiconductores: física y tecnología (PDF) (2ª ed.). Wiley . pag. 4. ISBN  0-471-33372-7.
3. Atalla, Mohamed M .; Kahng, Dawon (junio de 1960). "Dispositivos de superficie inducidos por campo de dióxido de silicio-silicio". Conferencia de investigación de dispositivos de estado sólido IRE-AIEE . Prensa de la Universidad Carnegie Mellon .
4. Voinigescu, Sorin (2013). Circuitos integrados de alta frecuencia . Prensa de la Universidad de Cambridge . pag. 164. ISBN 9780521873024.
5. Sah, Chih-Tang ; Leistiko, Otto; Grove, AS (mayo de 1965). "Movilidades de electrones y huecos en capas de inversión en superficies de silicio oxidado térmicamente" . Transacciones IEEE en dispositivos electrónicos . 12 (5): 248-254. Bibcode : 1965ITED ... 12..248L . doi : 10.1109 / T-ED.1965.15489 .
6. Dennard, Robert H .; Gaensslen, Fritz H .; Yu, Hwa-Nien; Kuhn, L. (diciembre de 1972). "Diseño de dispositivos de conmutación MOS micrones". Reunión internacional de dispositivos electrónicos de 1972 : 168-170. doi : 10.1109 / IEDM.1972.249198 .
7. Hori, Ryoichi; Masuda, Hiroo; Minato, Osamu; Nishimatsu, Shigeru; Sato, Kikuji; Kubo, Masaharu (septiembre de 1975). "MOS-IC de canal corto basado en un diseño de dispositivo bidimensional preciso". Revista japonesa de física aplicada . 15 (S1): 193. doi : 10.7567 / JJAPS.15S1.193 . ISSN 1347-4065 . 
8. Critchlow, DL (2007). "Recuerdos sobre escala MOSFET" . Boletín de la sociedad de circuitos de estado sólido IEEE . 12 (1): 19-22. doi : 10.1109 / N-SSC.2007.4785536 .
9. "Década de 1970: desarrollo y evolución de microprocesadores" (PDF) . Museo de Historia de Semiconductores de Japón . Consultado el 27 de junio de 2019 .
10. "NEC 751 (uCOM-4)" . La página del coleccionista de chips antiguos. Archivado desde el original el 25 de mayo de 2011 . Consultado el 11 de junio de 2010 .
11. "1973: microprocesador de control de motor de 12 bits (Toshiba)" (PDF) . Museo de Historia de Semiconductores de Japón . Consultado el 27 de junio de 2019 .
12. Belzer, Jack; Holzman, Albert G .; Kent, Allen (1978). Enciclopedia de ciencia y tecnología de la computación: Volumen 10 - Álgebra lineal y matricial para microorganismos: identificación asistida por computadora . Prensa CRC . pag. 402. ISBN 9780824722609.
13. Dennard, Robert H .; Gaensslen, FH; Yu, Hwa-Nien; Rideout, VL; Bassous, E .; LeBlanc, AR (octubre de 1974). "Diseño de MOSFET implantados con iones con dimensiones físicas muy reducidas" (PDF) . Revista IEEE de circuitos de estado sólido . 9 (5): 256–268. Código bibliográfico : 1974IJSSC ... 9..256D . CiteSeerX 10.1.1.334.2417 . doi : 10.1109 / JSSC.1974.1050511 . S2CID 283984 .   
14. Kubo, Masaharu; Hori, Ryoichi; Minato, Osamu; Sato, Kikuji (febrero de 1976). "Un circuito de control de voltaje de umbral para circuitos integrados MOS de canal corto". 1976 IEEE International Solid-State Circuits Conference. Recopilación de artículos técnicos . XIX : 54–55. doi : 10.1109 / ISSCC.1976.1155515 . S2CID 21048622 . 
15. "Guía de referencia rápida del microprocesador Intel" . Intel . Consultado el 27 de junio de 2019 .
16. Hunter, William R .; Ephrath, LM; Cramer, Alice; Grobman, WD; Osburn, CM; Crowder, BL; Luhn, HE (abril de 1979). "Tecnología 1 / spl mu / m MOSFET VLSI. V. Una tecnología de polisilicio de un solo nivel que utiliza litografía por haz de electrones". Revista IEEE de circuitos de estado sólido . 14 (2): 275-281. doi : 10.1109 / JSSC.1979.1051174 . S2CID 26389509 . 
17. Kobayashi, Toshio; Horiguchi, Seiji; Kiuchi, K. (diciembre de 1984). "Características MOSFET submicrónicas profundas con óxido de puerta de 5 nm". Reunión internacional de dispositivos electrónicos de 1984 : 414–417. doi : 10.1109 / IEDM.1984.190738 . S2CID 46729489 . 
18. Kobayashi, Toshio; Horiguchi, Seiji; Miyake, M .; Oda, M .; Kiuchi, K. (diciembre de 1985). "MOSFET de transconductancia extremadamente alta (por encima de 500 mS / mm) con óxido de puerta de 2,5 nm". Reunión internacional de dispositivos electrónicos de 1985 : 761–763. doi : 10.1109 / IEDM.1985.191088 . S2CID 22309664 . 
19. Chou, Stephen Y .; Antoniadis, Dimitri A .; Smith, Henry I. (diciembre de 1985). "Observación de sobrepaso de velocidad de electrones en MOSFET de canal de menos de 100 nm en silicio". Cartas de dispositivos electrónicos IEEE . 6 (12): 665–667. Código bibliográfico : 1985IEDL .... 6..665C . doi : 10.1109 / EDL.1985.26267 . S2CID 28493431 . 
20. Chou, Stephen Y .; Smith, Henry I .; Antoniadis, Dimitri A. (enero de 1986). "Transistores de longitud de canal de menos de 100 nm fabricados mediante litografía de rayos X". Journal of Vacuum Science & Technology B: Procesamiento y fenómenos microelectrónicos . 4 (1): 253-255. Código bibliográfico : 1986JVSTB ... 4..253C . doi : 10.1116 / 1.583451 . ISSN 0734-211X . 
21. Kobayashi, Toshio; Miyake, M .; Deguchi, K .; Kimizuka, M .; Horiguchi, Seiji; Kiuchi, K. (1987). "MOSFET de canal p de submedio micrómetro con óxido de puerta de 3,5 nm fabricado mediante litografía de rayos X". Cartas de dispositivos electrónicos IEEE . 8 (6): 266–268. Código bibliográfico : 1987IEDL .... 8..266M . doi : 10.1109 / EDL.1987.26625 . S2CID 38828156 . 
22. Ono, Mizuki; Saito, Masanobu; Yoshitomi, Takashi; Fiegna, Claudio; Ohguro, Tatsuya; Iwai, Hiroshi (diciembre de 1993). "Sub-50 nm de longitud de puerta n-MOSFET con fuente de fósforo de 10 nm y uniones de drenaje". Actas de la reunión internacional de dispositivos electrónicos de IEEE : 119-122. doi : 10.1109 / IEDM.1993.347385 . ISBN 0-7803-1450-6. S2CID  114633315 .
23. Kawaura, Hisao; Sakamoto, Toshitsugu; Baba, Toshio; Ochiai, Yukinori; Fujita, Jun'ichi; Matsui, Shinji; Sone, Jun'ichi (1997). "Propuesta de MOSFET de pseudo fuente y drenaje para evaluar MOSFET de puerta de 10 nm". Revista japonesa de física aplicada . 36 (3S): 1569. Código bibliográfico : 1997JaJAP..36.1569K . doi : 10.1143 / JJAP.36.1569 . ISSN 1347-4065 . 
24. Ahmed, Khaled Z .; Ibok, Effiong E .; Song, Miryeong; Sí, Geoffrey; Xiang, Qi; Bang, David S .; Lin, Ming-Ren (1998). "Rendimiento y fiabilidad de los MOSFET sub-100 nm con óxidos de puerta de túnel directo ultrafinos". 1998 Simposio sobre la tecnología VLSI Compendio de artículos técnicos (Cat. No.98CH36216) : 160–161. doi : 10.1109 / VLSIT.1998.689240 . ISBN 0-7803-4770-6. S2CID  109823217 .
25. Ahmed, Khaled Z .; Ibok, Effiong E .; Song, Miryeong; Sí, Geoffrey; Xiang, Qi; Bang, David S .; Lin, Ming-Ren (1998). "NMOSFET sub-100 nm con óxidos térmicos, nitrosos y nítricos de tunelización directa". Compendio de la 56ª Conferencia Anual de Investigación de Dispositivos (Cat. No.98TH8373) : 10–11. doi : 10.1109 / DRC.1998.731099 . ISBN 0-7803-4995-4. S2CID  1849364 .
26. Doris, Bruce B .; Dokumaci, Omer H .; Ieong, Meikei K .; Mocuta, Anda; Zhang, Ying; Kanarsky, Thomas S .; Roy, RA (diciembre de 2002). "Escalado extremo con MOSFET de canal de Si ultrafinos". Digerir. Reunión internacional de dispositivos electrónicos : 267–270. doi : 10.1109 / IEDM.2002.1175829 . ISBN 0-7803-7462-2. S2CID  10151651 .
27. Schwierz, Frank; Wong, Hei; Liou, Juin J. (2010). Nanómetro CMOS . Publicación Pan Stanford. pag. 17. ISBN 9789814241083.
28. "IBM afirma el transistor de silicio más pequeño del mundo - TheINQUIRER" . Theinquirer.net . 2002-12-09 . Consultado el 7 de diciembre de 2017 .
29. Wakabayashi, Hitoshi; Yamagami, Shigeharu; Ikezawa, Nobuyuki; Ogura, Atsushi; Narihiro, Mitsuru; Arai, K .; Ochiai, Y .; Takeuchi, K .; Yamamoto, T .; Mogami, T. (diciembre de 2003). "Dispositivos CMOS planar-bulk-sub-10-nm que utilizan control de unión lateral". Reunión internacional de dispositivos electrónicos IEEE 2003 : 20.7.1–20.7.3. doi : 10.1109 / IEDM.2003.1269446 . ISBN 0-7803-7872-5. S2CID  2100267 .
30. "1963: Se inventa la configuración del circuito MOS complementario" . Museo de Historia de la Computación . Consultado el 6 de julio de 2019 .
31. Sah, Chih-Tang ; Wanlass, Frank (febrero de 1963). "Lógica de nanovatios utilizando triodos semiconductores de óxido de metal de efecto de campo". 1963 IEEE International Solid-State Circuits Conference. Recopilación de artículos técnicos . VI : 32–33. doi : 10.1109 / ISSCC.1963.1157450 .
32. Lojek, Bo (2007). Historia de la Ingeniería de Semiconductores . Springer Science & Business Media . pag. 330. ISBN 9783540342588.
33. Aitken, A .; Poulsen, RG; MacArthur, ATP; White, JJ (diciembre de 1976). "Un proceso CMOS implantado con iones grabados en plasma". Reunión internacional de dispositivos electrónicos de 1976 : 209–213. doi : 10.1109 / IEDM.1976.189021 . S2CID 24526762 . 
34. "1978: SRAM CMOS rápido de doble pozo (Hitachi)" (PDF) . Museo de Historia de Semiconductores de Japón . Consultado el 5 de julio de 2019 .
35. Masuhara, Toshiaki; Minato, Osamu; Sasaki, Toshio; Sakai, Yoshio; Kubo, Masaharu; Yasui, Tokumasa (febrero de 1978). "Una RAM estática 4K Hi-CMOS de alta velocidad y bajo consumo". 1978 IEEE International Solid-State Circuits Conference. Recopilación de artículos técnicos . XXI : 110-111. doi : 10.1109 / ISSCC.1978.1155749 . S2CID 30753823 . 
36. Masuhara, Toshiaki; Minato, Osamu; Sakai, Yoshi; Sasaki, Toshio; Kubo, Masaharu; Yasui, Tokumasa (septiembre de 1978). "Circuitos y dispositivo Hi-CMOS de canal corto" . ESSCIRC 78: 4ª Conferencia europea de circuitos de estado sólido - Recopilación de artículos técnicos : 131-132.
37. Gealow, Jeffrey Carl (10 de agosto de 1990). "Impacto de la tecnología de procesamiento en el diseño del amplificador de detección DRAM" (PDF) . CORE . Instituto de Tecnología de Massachusetts . págs. 149-166 . Consultado el 25 de junio de 2019 .
38. Chwang, RJC; Choi, M .; Creek, D .; Stern, S .; Pelley, PH; Schutz, Joseph D .; Bohr, MT; Warkentin, PA; Yu, K. (febrero de 1983). "Una DRAM CMOS de alta densidad de 70ns". 1983 IEEE International Solid-State Circuits Conference. Recopilación de artículos técnicos . XXVI : 56–57. doi : 10.1109 / ISSCC.1983.1156456 . S2CID 29882862 . 
39. Mano, Tsuneo; Yamada, J .; Inoue, Junichi; Nakajima, S. (febrero de 1983). "Circuitos de memoria submicrónicos VLSI". 1983 IEEE International Solid-State Circuits Conference. Recopilación de artículos técnicos . XXVI : 234-235. doi : 10.1109 / ISSCC.1983.1156549 . S2CID 42018248 . 
40. Hu, GJ; Taur, Yuan; Dennard, Robert H .; Terman, LM; Ting, Chung-Yu (diciembre de 1983). "Una tecnología CMOS de 1 μm autoalineada para VLSI". Reunión internacional de dispositivos electrónicos de 1983 : 739–741. doi : 10.1109 / IEDM.1983.190615 . S2CID 20070619 . 
41. Sumi, T .; Taniguchi, Tsuneo; Kishimoto, Mikio; Hirano, Hiroshige; Kuriyama, H .; Nishimoto, T .; Oishi, H .; Tetakawa, S. (1987). "Una DRAM de 60ns 4Mb en un DIP de 300mil". 1987 IEEE International Solid-State Circuits Conference. Recopilación de artículos técnicos . XXX : 282–283. doi : 10.1109 / ISSCC.1987.1157106 . S2CID 60783996 . 
42. Mano, Tsuneo; Yamada, J .; Inoue, Junichi; Nakajima, S .; Matsumura, Toshiro; Minegishi, K .; Miura, K .; Matsuda, T .; Hashimoto, C .; Namatsu, H. (1987). "Tecnologías de circuitos para DRAM de 16Mb". 1987 IEEE International Solid-State Circuits Conference. Recopilación de artículos técnicos . XXX : 22-23. doi : 10.1109 / ISSCC.1987.1157158 . S2CID 60984466 . 
43. Hanafi, Hussein I .; Dennard, Robert H .; Taur, Yuan; Haddad, Nadim F .; Sun, JYC; Rodríguez, MD (septiembre de 1987). "Diseño y caracterización de dispositivos CMOS de 0,5 μm" . ESSDERC '87: 17ª Conferencia europea de investigación de dispositivos de estado sólido : 91–94.
44. Kasai, Naoki; Endo, Nobuhiro; Kitajima, Hiroshi (diciembre de 1987). "Tecnología CMOS de 0,25 μm con P + puerta de polisilicio PMOSFET". Reunión internacional de dispositivos electrónicos de 1987 : 367–370. doi : 10.1109 / IEDM.1987.191433 . S2CID 9203005 . 
45. Inoue, M .; Kotani, H .; Yamada, T .; Yamauchi, Hiroyuki; Fujiwara, A .; Matsushima, J .; Akamatsu, Hironori; Fukumoto, M .; Kubota, M .; Nakao, I .; Aoi (1988). "Un Dram de 16 MB con una arquitectura de línea de bits abierta". 1988 IEEE International Solid-State Circuits Conference, 1988 ISSCC. Recopilación de artículos técnicos : 246–. doi : 10.1109 / ISSCC.1988.663712 . S2CID 62034618 . 
46. Shahidi, Ghavam G .; Davari, Bijan ; Taur, Yuan; Warnock, James D .; Wordeman, Matthew R .; McFarland, PA; Mader, SR; Rodríguez, MD (diciembre de 1990). "Fabricación de CMOS sobre SOI ultrafino obtenido por sobrecrecimiento lateral epitaxial y pulido químico-mecánico". Compendio técnico internacional sobre dispositivos electrónicos : 587–590. doi : 10.1109 / IEDM.1990.237130 . S2CID 114249312 . 
47. "Memoria" . STOL (Tecnología de semiconductores en línea) . Consultado el 25 de junio de 2019 .
48. "Tecnología de 0,18 micrones" . TSMC . Consultado el 30 de junio de 2019 .
49. "NEC prueba-produce el transistor más pequeño del mundo" . Thefreelibrary.com . Consultado el 7 de diciembre de 2017 .
50. Sekigawa, Toshihiro; Hayashi, Yutaka (agosto de 1984). "Características de voltaje umbral calculadas de un transistor XMOS que tiene una puerta inferior adicional". Electrónica de estado sólido . 27 (8): 827–828. Código Bibliográfico : 1984SSEle..27..827S . doi : 10.1016 / 0038-1101 (84) 90036-4 . ISSN 0038-1101 . 
51. Koike, Hanpei; Nakagawa, Tadashi; Sekigawa, Toshiro; Suzuki, E .; Tsutsumi, Toshiyuki (23 de febrero de 2003). "Consideración principal sobre el modelado compacto de DG MOSFET con modo de operación de cuatro terminales" (PDF) . Calzoncillos TechConnect . 2 (2003): 330–333. S2CID 189033174 .  
52. Davari, Bijan ; Chang, Wen-Hsing; Wordeman, Matthew R .; Oh, CS; Taur, Yuan; Petrillo, Karen E .; Rodríguez, MD (diciembre de 1988). "Una tecnología CMOS de 0,25 mu m de alto rendimiento". Technical Digest., Reunión internacional de dispositivos electrónicos : 56–59. doi : 10.1109 / IEDM.1988.32749 . S2CID 114078857 . 
53. Davari, Bijan ; Wong, CY; Sun, Jack Yuan-Chen; Taur, Yuan (diciembre de 1988). "Dopaje de n / sup + / y p / sup + / polisilicio en un proceso CMOS de doble puerta". Technical Digest., Reunión internacional de dispositivos electrónicos : 238–241. doi : 10.1109 / IEDM.1988.32800 . S2CID 113918637 . 
54. Masuoka, Fujio ; Takato, Hiroshi; Sunouchi, Kazumasa; Okabe, N .; Nitayama, Akihiro; Hieda, K .; Horiguchi, Fumio (diciembre de 1988). "Transistor de puerta circundante (SGT) CMOS de alto rendimiento para LSI de densidad ultra alta". Technical Digest., Reunión internacional de dispositivos electrónicos : 222–225. doi : 10.1109 / IEDM.1988.32796 . S2CID 114148274 . 
55. Brozek, Tomasz (2017). Micro y nanoelectrónica: desafíos y soluciones de dispositivos emergentes . Prensa CRC . pag. 117. ISBN 9781351831345.
56. Ishikawa, Fumitaro; Buyanova, Irina (2017). Nuevos nanocables semiconductores compuestos: materiales, dispositivos y aplicaciones . Prensa CRC . pag. 457. ISBN 9781315340722.
57. Colinge, JP (2008). FinFET y otros transistores de múltiples puertas . Springer Science & Business Media. pag. 11. ISBN 9780387717517.
58. Hisamoto, Digh; Kaga, Toru; Kawamoto, Yoshifumi; Takeda, Eiji (diciembre de 1989). "Un transistor de canal magro completamente agotado (DELTA): un novedoso MOSFET SOI ultradelgado vertical". Recopilación técnica internacional sobre dispositivos electrónicos : 833–836. doi : 10.1109 / IEDM.1989.74182 . S2CID 114072236 . 
59. "Destinatarios del premio IEEE Andrew S. Grove" . Premio IEEE Andrew S. Grove . Instituto de Ingenieros Eléctricos y Electrónicos . Consultado el 4 de julio de 2019 .
60. Tsu ‐ Jae King, Liu (11 de junio de 2012). "FinFET: Historia, Fundamentos y Futuro" . Universidad de California, Berkeley . Simposio sobre el curso corto de tecnología VLSI. Archivado desde el original el 28 de mayo de 2016 . Consultado el 9 de julio de 2019 .
61. Hisamoto, Digh; Hu, Chenming; Liu, Tsu-Jae King; Bokor, Jeffrey; Lee, Wen-Chin; Kedzierski, Jakub; Anderson, Erik; Takeuchi, Hideki; Asano, Kazuya (diciembre de 1998). "Un MOSFET de canal plegado para la era profunda por debajo del décimo micrón". Reunión internacional de dispositivos electrónicos 1998. Technical Digest (Cat. No.98CH36217) : 1032–1034. doi : 10.1109 / IEDM.1998.746531 . ISBN 0-7803-4774-9. S2CID  37774589 .
62. Hu, Chenming ; Choi, Yang-Kyu; Lindert, N .; Xuan, P .; Tang, S .; Tenía.; Anderson, E .; Bokor, J .; Tsu-Jae King, Liu (diciembre de 2001). "Tecnologías Sub-20 nm CMOS FinFET". Encuentro Internacional de Dispositivos Electrónicos. Compendio técnico (No de catálogo 01CH37224) : 19.1.1–19.1.4. doi : 10.1109 / IEDM.2001.979526 . ISBN 0-7803-7050-3. S2CID  8908553 .
63. Ahmed, Shbly; Bell, Scott; Tabery, Cyrus; Bokor, Jeffrey; Kyser, David; Hu, Chenming; Liu, Tsu-Jae King; Yu, Bin; Chang, Leland (diciembre de 2002). "Escalado de FinFET a una longitud de puerta de 10 nm" (PDF) . Digerir. Reunión internacional de dispositivos electrónicos : 251-254. CiteSeerX 10.1.1.136.3757 . doi : 10.1109 / IEDM.2002.1175825 . ISBN   0-7803-7462-2. S2CID  7106946 .
64. Lee, Hyunjin; Choi, Yang-Kyu; Yu, Lee-Eun; Ryu, Seong-Wan; Han, Jinwoo; Jeon, K .; Jang, DY; Kim, Kuk-Hwan; Lee, Ju-Hyun; et al. (Junio ​​de 2006), "Sub-5nm All-Around Gate FinFET for Ultimate Scaling", Simposio sobre tecnología VLSI, 2006 : 58–59, doi : 10.1109 / VLSIT.2006.1705215 , hdl : 10203/698 , ISBN 978-1-4244-0005-8, S2CID  26482358
65. "Still Room at the Bottom (transistor nanométrico desarrollado por Yang-kyu Choi del Instituto Avanzado de Ciencia y Tecnología de Corea)" , Nanoparticle News , 1 de abril de 2006, archivado desde el original el 6 de noviembre de 2012
66. Weimer, Paul K. (junio de 1962). "El TFT un nuevo transistor de película fina". Actas de la IRE . 50 (6): 1462-1469. doi : 10.1109 / JRPROC.1962.288190 . ISSN 0096-8390 . S2CID 51650159 .  
67. Kuo, Yue (1 de enero de 2013). "Tecnología de transistores de película fina: pasado, presente y futuro" (PDF) . La interfaz de la sociedad electroquímica . 22 (1): 55–61. Código bibliográfico : 2013ECSIn..22a..55K . doi : 10.1149 / 2.F06131if . ISSN 1064-8208 .  
68. Vosotros, Peide D .; Xuan, Yi; Wu, Yanqing; Xu, Min (2010). "Dispositivos semiconductores de óxido metálico de alta k / III-V depositados en capa atómica y modelo empírico correlacionado" . En Oktyabrsky, Serge; Sí, Peide (eds.). Fundamentos de los MOSFET semiconductores III-V . Springer Science & Business Media . págs. 173-194. doi : 10.1007 / 978-1-4419-1547-4_7 . ISBN 978-1-4419-1547-4.
69. Brody, TP; Kunig, HE (octubre de 1966). "UN TRANSISTOR DE PELÍCULA DELGADA INAs DE ALTA GANANCIA". Letras de Física Aplicada . 9 (7): 259–260. Código Bibliográfico : 1966ApPhL ... 9..259B . doi : 10.1063 / 1.1754740 . ISSN 0003-6951 . 
70. Woodall, Jerry M. (2010). Fundamentos de los MOSFET semiconductores III-V . Springer Science & Business Media . págs. 2-3. ISBN 9781441915474.
71. Kahng, Dawon ; Sze, Simon Min (julio-agosto de 1967). "Una puerta flotante y su aplicación a dispositivos de memoria". El diario técnico de Bell System . 46 (6): 1288-1295. Código Bibliográfico : 1967ITED ... 14Q.629K . doi : 10.1002 / j.1538-7305.1967.tb01738.x .
72. Wegener, HAR; Lincoln, AJ; Pao, HC; O'Connell, MR; Oleksiak, RE; Lawrence, H. (octubre de 1967). "El transistor de umbral variable, un nuevo dispositivo de almacenamiento de sólo lectura no destructivo y alterable eléctricamente". 1967 Reunión internacional de dispositivos electrónicos . 13 : 70. doi : 10.1109 / IEDM.1967.187833 .
73. Lin, Hung Chang ; Iyer, Ramachandra R. (julio de 1968). "Un amplificador de audio monolítico Mos-Bipolar". Transacciones IEEE en receptores de televisión y radiodifusión . 14 (2): 80–86. doi : 10.1109 / TBTR1.1968.4320132 .
74. Álvarez, Antonio R. (1990). "Introducción a BiCMOS". Tecnología y aplicaciones BiCMOS . Springer Science & Business Media . págs. 1–20 (2). doi : 10.1007 / 978-1-4757-2029-7_1 . ISBN 9780792393849.
75. Lin, Hung Chang ; Iyer, Ramachandra R .; Ho, CT (octubre de 1968). "Estructura complementaria MOS-bipolar". Reunión internacional de dispositivos electrónicos de 1968 : 22-24. doi : 10.1109 / IEDM.1968.187949 .
76. "Avances en semiconductores discretos marchan" . Tecnología de electrónica de potencia . Informa : 52–6. Septiembre de 2005. Archivado (PDF) desde el original el 22 de marzo de 2006 . Consultado el 31 de julio de 2019 .
77. Oxner, ES (1988). Tecnología y aplicación Fet . Prensa CRC . pag. 18. ISBN 9780824780500.
78. Tarui, Y .; Hayashi, Y .; Sekigawa, Toshihiro (septiembre de 1969). "Difusión autoalineada MOST; un nuevo enfoque para dispositivos de alta velocidad" . Actas de la 1ª Conferencia sobre Dispositivos de Estado Sólido . doi : 10.7567 / SSDM.1969.4-1 . S2CID 184290914 . 
79. McLintock, GA; Thomas, RE (diciembre de 1972). "Modelado de MOST's de doble difusión con compuertas autoalineadas". Reunión internacional de dispositivos electrónicos de 1972 : 24-26. doi : 10.1109 / IEDM.1972.249241 .
80. Bergveld, P. (enero de 1970). "Desarrollo de un dispositivo de estado sólido sensible a iones para mediciones neurofisiológicas". Transacciones IEEE sobre ingeniería biomédica . BME-17 (1): 70–71. doi : 10.1109 / TBME.1970.4502688 . PMID 5441220 . 
81. Chris Toumazou; Pantelis Georgiou (diciembre de 2011). "40 años de tecnología ISFET: de la detección neuronal a la secuenciación del ADN" . Cartas de electrónica . doi : 10.1049 / el.2011.3231 . Consultado el 13 de mayo de 2016 .
82. Tarui, Y .; Hayashi, Y .; Sekigawa, Toshihiro (octubre de 1970). "Mejora de DSA - Agotamiento MOS IC". Reunión internacional de dispositivos electrónicos de 1970 : 110. doi : 10.1109 / IEDM.1970.188299 .
83. Duncan, Ben (1996). Amplificadores de potencia de audio de alto rendimiento . Elsevier . págs.  177–8, 406 . ISBN 9780080508047.
84. Baliga, B. Jayant (2015). El dispositivo IGBT: física, diseño y aplicaciones del transistor bipolar de puerta aislada . William Andrew . págs. xxviii, 5–12. ISBN 9781455731534.
85. Higuchi, H .; Kitsukawa, Goro; Ikeda, Takahide; Nishio, Y .; Sasaki, N .; Ogiue, Katsumi (diciembre de 1984). "Rendimiento y estructuras de dispositivos bipolares reducidos se fusionaron con CMOSFET". Reunión internacional de dispositivos electrónicos de 1984 : 694–697. doi : 10.1109 / IEDM.1984.190818 . S2CID 41295752 . 
86. Deguchi, K .; Komatsu, Kazuhiko; Miyake, M .; Namatsu, H .; Sekimoto, M .; Hirata, K. (1985). "Litografía híbrida de rayos X / foto de paso y repetición para dispositivos Mos de 0,3 μm" . 1985 Simposio sobre tecnología VLSI. Recopilación de artículos técnicos : 74–75.
87. Momose, H .; Shibata, Hideki; Saitoh, S .; Miyamoto, Jun-ichi; Kanzaki, K .; Kohyama, Susumu (1985). "1.0- / spl mu / m n-Well CMOS / Tecnología bipolar". Revista IEEE de circuitos de estado sólido . 20 (1): 137-143. Código bibliográfico : 1985IJSSC..20..137M . doi : 10.1109 / JSSC.1985.1052286 . S2CID 37353920 . 
88. Lee, Han-Sheng; Puzio, LC (noviembre de 1986). "Las propiedades eléctricas de los MOSFET de longitud de puerta de subcuartos de micrómetro". Cartas de dispositivos electrónicos IEEE . 7 (11): 612–614. Código bibliográfico : 1986IEDL .... 7..612H . doi : 10.1109 / EDL.1986.26492 . S2CID 35142126 . 
89. Shahidi, Ghavam G .; Antoniadis, Dimitri A .; Smith, Henry I. (diciembre de 1986). "Sobrepaso de velocidad de electrones a 300 K y 77 K en MOSFET de silicio con longitudes de canal submicrónicas". Reunión internacional de dispositivos electrónicos de 1986 : 824–825. doi : 10.1109 / IEDM.1986.191325 . S2CID 27558025 . 
90. Davari, Bijan ; Ting, Chung-Yu; Ahn, Kie Y .; Basavaiah, S .; Hu, Chao-Kun; Taur, Yuan; Wordeman, Matthew R .; Aboelfotoh, O. (mayo de 1987). "MOSFET de puerta de tungsteno submicrónico con óxido de puerta de 10 nm" . 1987 Simposio sobre tecnología VLSI. Recopilación de artículos técnicos : 61–62.
91. Havemann, Robert H .; Eklund, RE; Tran, Hiep V .; Haken, RA; Scott, DB; Fung, PK; Jamón, TE; Favreau, DP; Virkus, RL (diciembre de 1987). "Una tecnología SRAM BiCMOS de 0.8 # 181; m 256K". Reunión internacional de dispositivos electrónicos de 1987 : 841–843. doi : 10.1109 / IEDM.1987.191564 . S2CID 40375699 . 
92. Kawaura, Hisao; Sakamoto, Toshitsugu; Baba, Toshio; Ochiai, Yukinori; Fujita, Jun-ichi; Matsui, Shinji; Sone, J. (1997). "Operaciones de transistor en EJ-MOSFET de longitud de puerta de 30 nm". Compendio de la 55ª Conferencia Anual de Investigación de Dispositivos de 1997 : 14-15. doi : 10.1109 / DRC.1997.612456 . ISBN 0-7803-3911-8. S2CID  38105606 .
93. Kawaura, Hisao; Sakamoto, Toshitsugu; Baba, Toshio (12 de junio de 2000). "Observación de la corriente directa de tunelización de fuente a drenaje en transistores de efecto de campo semiconductor de metal-óxido-semiconductor de puerta de 8 nm eléctricamente variables". Letras de Física Aplicada . 76 (25): 3810–3812. Código Bibliográfico : 2000ApPhL..76.3810K . doi : 10.1063 / 1.126789 . ISSN 0003-6951 . 
94. Lojek, Bo (2007). Historia de la Ingeniería de Semiconductores . Springer Science & Business Media . págs. 362–363. ISBN 9783540342588. El i1103 se fabricó en un proceso P-MOS de puerta de silicio de 6 máscaras con características mínimas de 8 μm. El producto resultante tenía un tamaño de celda de memoria de 2, 400 μm, un tamaño de matriz de poco menos de 10 mm ² y se vendía por alrededor de $ 21.
95. http://www.listoid.com/list/142
96. "Historial de casos de diseño: el Commodore 64" (PDF) . Espectro IEEE . Consultado el 1 de septiembre de 2019 .
97. Mueller, S (21 de julio de 2006). "Microprocesadores desde 1971 hasta la actualidad" . informIT . Consultado el 11 de mayo de 2012 .
98. "Manual de Amiga: Especificación del sistema Amiga 3000+ 1991" .
99. "Copia archivada" . Archivado desde el original el 10 de julio de 2012 . Consultado el 10 de septiembre de 2012 .
100. "El motor de emoción y el sintetizador de gráficos utilizados en el núcleo de PlayStation Become One Chip" (PDF) (Comunicado de prensa). Sony . 21 de abril de 2003 . Consultado el 26 de junio de 2019 .
101. Krewell, Kevin (21 de octubre de 2002). "SPARC64 V de Fujitsu es un verdadero negocio". Informe del microprocesador .
102. "ソ ニ ー 、 65 nm 対 応 の 半導体 設備 を 導入。 3 年 間 で 2000 億 円 の 投資" . pc.watch.impress.co.jp . Archivado desde el original el 13 de agosto de 2016.
103. TG Daily - AMD prepara procesadores Turion X2 de 65 nm. Archivado el 13 de septiembre de 2007 en Wayback Machine.
104. http://focus.ti.com/pdfs/wtbu/ti_omap3family.pdf
105. "Panasonic comienza a vender un sistema UniPhier LSI de nueva generación" . Panasonic . 10 de octubre de 2007 . Consultado el 2 de julio de 2019 .
106. "Toshiba hace grandes avances en memoria Flash NAND con generación de 32 nm de 3 bits por celda y con tecnología de 43 nm de 4 bits por celda" . Toshiba . 11 de febrero de 2009 . Consultado el 21 de junio de 2019 .
107. "Intel estrena procesadores de escritorio Westmere 32-NM" . InformationWeek, 7 de enero de 2010. Consultado el 17 de diciembre de 2011.
108. Cangeloso, Sal (4 de febrero de 2010). "Los procesadores Intel de 32 nm y 6 núcleos llegarán pronto" . Geek.com . Consultado el 11 de noviembre de 2011 .
109. "Ambarella A7L permite la próxima generación de cámaras fotográficas digitales con video de movimiento fluido 1080p60" . Comunicado de prensa . 26 de septiembre de 2011 . Consultado el 11 de noviembre de 2011 .
110. Artículo que informa sobre el anuncio de la tecnología Hynix 26 nm
111. Toshiba lanza memoria flash NAND de proceso de 24 nm
112. "El procesador ruso de 28 nm" Elbrus-8C "entrará en producción en 2016" . Consultado el 7 de septiembre de 2020 .
113. "Se ha creado otro sistema de almacenamiento de datos domésticos en" Elbrus "" . Consultado el 7 de septiembre de 2020 .
114. Intel lanza Ivy Bridge ...
115. "Historia" . Samsung Electronics . Samsung . Consultado el 19 de junio de 2019 .
116. "Tecnología de 16/12 nm" . TSMC . Consultado el 30 de junio de 2019 .
117. EETimes Intel Rolls 14nm Broadwell en Las Vegas
118. "Descripción general de la arquitectura AMD Zen" . Tech4Gizmos . 2015-12-04 . Consultado el 1 de mayo de 2019 .
119. "Samsung producción en masa de Flash NAND MLC de 3 bits de 128 Gb" . Hardware de Tom . 11 de abril de 2013 . Consultado el 21 de junio de 2019 .
120. Samsung inicia la primera producción en masa de la industria de System-on-Chip con tecnología FinFET de 10 nanómetros , octubre de 2016
121. "Tecnología de 10 nm" . TSMC . Consultado el 30 de junio de 2019 .
122. http://www.samsung.com/us/explore/galaxy-s8/buy/
123. techinsights.com. "Despliegue de 10 nm marchando a lo largo" . www.techinsights.com . Archivado desde el original el 3 de agosto de 2017 . Consultado el 30 de junio de 2017 .
124. "Tecnología de 7 nm" . TSMC . Consultado el 30 de junio de 2019 .
125. TSMC aumenta la producción de chips de 7 nm Monica Chen, Hsinchu; Jessie Shen, DIGITIMES Viernes 22 de junio de 2018
126. "A12 Bionic de Apple es el primer chip de teléfono inteligente de 7 nanómetros" . Engadget . Consultado el 20 de septiembre de 2018 .
127. Smith, Ryan. "AMD anuncia los aceleradores Radeon Instinct MI60 y MI50: impulsados ​​por Vega de 7 nm" . www.anandtech.com . Consultado el 9 de enero de 2021 .
128. Cutress, Ian. "AMD Ryzen 3000 anunciado: cinco CPU, 12 núcleos por $ 499, hasta 4,6 GHz, PCIe 4.0, disponible 7/7" . www.anandtech.com . Consultado el 9 de enero de 2021 .
129. Smith, Ryan. "Sony se burla de PlayStation de próxima generación: chip AMD personalizado con CPU Zen 2 y Navi GPU, SSD también" . www.anandtech.com . Consultado el 9 de enero de 2021 .
130. Howse, Brett. "Xbox en E3 2019: Xbox Project Scarlett Console Lanzamiento de vacaciones 2020" . www.anandtech.com . Consultado el 9 de enero de 2021 .
131. Shilov, Anton. "Samsung completa el desarrollo de la tecnología de proceso EUV de 5nm" . www.anandtech.com . Consultado el 31 de mayo de 2019 .
132. TSMC y OIP Ecosystem Partners ofrecen la primera infraestructura de diseño completo de la industria para tecnología de procesos de 5 nm (comunicado de prensa), TSMC, 3 de abril de 2019
133. "TSMC planea una nueva fábrica de 3 nm" . EE Times . 12 de diciembre de 2016 . Consultado el 26 de septiembre de 2019 .
134. Armasu, Lucian (11 de enero de 2019), "Samsung planea la producción en masa de chips GAAFET de 3 nm en 2021" , Tom's Hardware