En los circuitos digitales , un nivel lógico es uno de un número finito de estados en los que puede habitar una señal digital . Los niveles lógicos suelen estar representados por la diferencia de voltaje entre la señal y la tierra , aunque existen otros estándares. El rango de niveles de voltaje que representan cada estado depende de la familia lógica que se utilice.
Lógica de 2 niveles
En lógica binaria, los dos niveles son lógico alto y lógico bajo , que generalmente corresponden a los números binarios 1 y 0 respectivamente. Las señales con uno de estos dos niveles se pueden utilizar en álgebra booleana para el diseño o análisis de circuitos digitales.
Estado activo
El uso del nivel de voltaje más alto o más bajo para representar cualquier estado lógico es arbitrario. Las dos opciones son activa alta y activa baja . Los estados activo-alto y activo-bajo se pueden mezclar a voluntad: por ejemplo, un circuito integrado de memoria de solo lectura puede tener una señal de selección de chip que es activo-bajo, pero los bits de datos y dirección son convencionalmente activo-alto. Ocasionalmente, un diseño lógico se simplifica invirtiendo la elección del nivel activo (consulte las leyes de De Morgan ).
Nivel lógico | Señal activa alta | Señal activa baja |
---|---|---|
Alto lógico | 1 | 0 |
Bajo lógico | 0 | 1 |
El nombre de una señal activa baja se escribe históricamente con una barra encima para distinguirla de una señal activa alta. Por ejemplo, el nombre Q , lea "Q barra" o "Q no", representa una señal activa baja. Las convenciones comúnmente utilizadas son:
- una barra arriba ( Q )
- una barra inclinada (/ Q)
- un prefijo o sufijo n minúscula (nQ o Q_n)
- un # final (Q #), o
- un sufijo "_B" o "_L" (Q_B o Q_L). [1]
Muchas señales de control en la electrónica son señales activas bajas [2] (generalmente líneas de reinicio, líneas de selección de chip, etc.). Las familias lógicas como TTL pueden consumir más corriente de la que pueden generar , por lo que aumentan la inmunidad al ruido y al fanout . También permite la lógica OR cableada si las puertas lógicas son de colector abierto / drenaje abierto con una resistencia pull-up. Ejemplos de esto son el bus I²C y la red de área del controlador (CAN), y el bus local PCI .
Algunas señales tienen un significado en ambos estados y la notación puede indicarlo. Por ejemplo, es común tener una línea de lectura / escritura designada R / W , lo que indica que la señal es alta en caso de lectura y baja en caso de escritura.
Niveles de voltaje lógico
Los dos estados lógicos generalmente están representados por dos voltajes diferentes, pero se utilizan dos corrientes diferentes en algunas señales lógicas, como la interfaz de bucle de corriente digital y la lógica de modo de corriente . Los umbrales alto y bajo se especifican para cada familia lógica. Cuando está por debajo del umbral bajo, la señal es "baja". Cuando está por encima del umbral alto, la señal es "alta". Los niveles intermedios no están definidos, lo que da como resultado un comportamiento de circuito muy específico de la implementación.
Es habitual permitir cierta tolerancia en los niveles de tensión utilizados; por ejemplo, 0 a 2 voltios podrían representar 0 lógico y 3 a 5 voltios lógica 1. Un voltaje de 2 a 3 voltios sería inválido y ocurriría solo en una condición de falla o durante una transición de nivel lógico. Sin embargo, pocos circuitos lógicos pueden detectar tal condición, y la mayoría de los dispositivos interpretarán la señal simplemente como alta o baja de una manera indefinida o específica del dispositivo. Algunos dispositivos lógicos incorporan entradas de disparo Schmitt , cuyo comportamiento está mucho mejor definido en la región del umbral y tienen mayor resistencia a pequeñas variaciones en el voltaje de entrada. El problema del diseñador de circuitos es evitar circunstancias que produzcan niveles intermedios, de modo que el circuito se comporte de manera predecible.
Tecnología | L voltaje | Voltaje H | Notas |
---|---|---|---|
CMOS [3] | 0 V a 1/3 V DD | 2/3 V DD a V DD | V DD = tensión de alimentación |
TTL [3] | 0 V hasta 0,8 V | 2 V a V CC | V CC = 5 V ± 10% |
Casi todos los circuitos digitales usan un nivel lógico consistente para todas las señales internas. Sin embargo, ese nivel varía de un sistema a otro. La interconexión de dos familias lógicas a menudo requería técnicas especiales, como resistencias pull-up adicionales o circuitos de interfaz especialmente diseñados conocidos como cambiadores de nivel. Un cambiador de nivel conecta un circuito digital que usa un nivel lógico a otro circuito digital que usa otro nivel lógico. A menudo se utilizan dos cambiadores de nivel, uno en cada sistema: un controlador de línea convierte de niveles lógicos internos a niveles de línea de interfaz estándar; un receptor de línea se convierte de niveles de interfaz a niveles de voltaje interno.
Por ejemplo, los niveles de TTL son diferentes a los de CMOS . Generalmente, una salida TTL no se eleva lo suficiente como para ser reconocida de manera confiable como un 1 lógico por una entrada CMOS, especialmente si solo está conectada a una entrada CMOS de alta impedancia de entrada que no genera una corriente significativa. Este problema se resolvió con la invención de la familia de dispositivos 74HCT que utiliza tecnología CMOS pero niveles lógicos de entrada TTL. Estos dispositivos solo funcionan con una fuente de alimentación de 5 V.
Lógica de 3 niveles
En la lógica de tres estados , un dispositivo de salida puede estar en uno de tres estados posibles: 0, 1 o Z, y el último significa alta impedancia . Este no es un nivel lógico, pero significa que la salida no controla el estado del circuito conectado.
Lógica de 4 niveles
La lógica de 4 niveles agrega un cuarto estado, X ("no me importa"), lo que significa que el valor de la señal no es importante ni está definido. Significa que una entrada no está definida, o que se puede elegir una señal de salida para la conveniencia de la implementación (consulte el mapa de Karnaugh § No me importa ).
Lógica de 9 niveles
IEEE 1164 define 9 estados lógicos para su uso en la automatización del diseño electrónico . El estándar incluye señales fuertes y débilmente impulsadas, alta impedancia y estados desconocidos y no inicializados.
Lógica multinivel
En los dispositivos de almacenamiento de estado sólido, una celda de varios niveles almacena datos utilizando múltiples voltajes. El almacenamiento de n bits en una celda requiere que el dispositivo distinga de manera confiable 2 n niveles de voltaje distintos.
Ver también
Referencias
- ^ "Directrices de estilo de codificación" (PDF) . Xilinx . Consultado el 17 de agosto de 2017 .
- ^ Balch, Mark (2003). Diseño digital completo: una guía completa para la arquitectura de sistemas informáticos y electrónica digital . Profesional de McGraw-Hill. pag. 430. ISBN 978-0-07-140927-8.
- ^ a b "Niveles de tensión de la señal lógica" . Todo sobre circuitos . Consultado el 29 de marzo de 2015 .
enlaces externos
- Lógica positiva (activa-alta) y lógica negativa (activa-baja)
- Conversión de nivel lógico simple basada en MOSFET o cambio de nivel basado en el trabajo realizado por Herman Schutte en el Laboratorio de Sistemas de Semiconductores de Philips en Eindhoven