La arquitectura de memoria describe los métodos utilizados para implementar el almacenamiento de datos informáticos electrónicos de una manera que es una combinación de la forma más rápida, más confiable, más duradera y menos costosa de almacenar y recuperar información. Dependiendo de la aplicación específica, puede ser necesario comprometer uno de estos requisitos para mejorar otro requisito. La arquitectura de la memoria también explica cómo los dígitos binarios se convierten en señales eléctricas y luego se almacenan en las celdas de memoria. Y también la estructura de una celda de memoria.
Por ejemplo, la memoria dinámica se usa comúnmente para el almacenamiento de datos primarios debido a su rápida velocidad de acceso. Sin embargo, la memoria dinámica debe actualizarse repetidamente con un aumento de la corriente de decenas de veces por segundo, o los datos almacenados se deteriorarán y se perderán. La memoria flash permite el almacenamiento a largo plazo durante un período de años, pero es mucho más lenta que la memoria dinámica y las celdas de almacenamiento de la memoria estática se desgastan con el uso frecuente.
De manera similar, el bus de datos a menudo se diseña para satisfacer necesidades específicas, como el acceso a datos en serie o en paralelo, y la memoria puede diseñarse para proporcionar detección de errores de paridad o incluso corrección de errores .
Las primeras arquitecturas de memoria son la arquitectura de Harvard , que tiene dos memorias y rutas de datos físicamente separadas para programas y datos, y la arquitectura Princeton, que utiliza una única ruta de memoria y datos para el almacenamiento de programas y datos. [1]
La mayoría de las computadoras de uso general usan una arquitectura de Harvard modificada de caché dividida híbrida que, para un programa de aplicación, parece tener una máquina de arquitectura Princeton pura con gigabytes de memoria virtual , pero internamente (para velocidad) opera con una caché de instrucciones físicamente separada de una caché de datos , más como el modelo de Harvard. [1]
Los sistemas DSP suelen tener un subsistema de memoria especializado de gran ancho de banda; sin soporte para la protección de la memoria o la gestión de la memoria virtual. [2] Muchos procesadores de señales digitales tienen 3 memorias y rutas de datos físicamente separadas: almacenamiento de programas, almacenamiento de coeficientes y almacenamiento de datos. Una serie de operaciones de acumulación y multiplicación se obtienen de las tres áreas simultáneamente para implementar de manera eficiente filtros de audio como convoluciones .
Ver también
- 8 bits
- 16 bits
- 32 bits
- 64 bits
- Unidad de generación de direcciones
- Arquitectura de memoria de solo caché (COMA)
- Memoria caché
- Memoria convencional
- Memoria determinista
- Memoria distribuida
- Memoria compartida distribuida (DSM)
- Arquitectura de doble canal
- Memoria ECC
- Memoria expandida
- Memoria extendida
- Modelo de memoria plana
- Arquitectura de Harvard
- Área de memoria alta (HMA)
- Lernmatrix
- Jerarquía de memoria
- Paralelismo del nivel de memoria
- Modelo de memoria (esquema de direccionamiento)
- Modelo de memoria
- Protección de la memoria
- Sincronización de disco de memoria
- Virtualización de la memoria
- Acceso a memoria no uniforme (NUMA)
- Agujero de memoria PCI
- Registro de procesador
- Memoria registrada
- Memoria compartida (comunicación entre procesos)
- Arquitectura de memoria compartida (SMA)
- Asignación de memoria basada en pilas
- Arquitectura etiquetada
- Acceso uniforme a la memoria (UMA)
- Memoria universal
- Memoria de video
- arquitectura von Neumann
- Segmentación de memoria X86
Referencias
- ^ a b "Arquitecturas de memoria: Harvard vs Princeton" .
- ^ Robert Oshana. Técnicas de desarrollo de software DSP para sistemas integrados y en tiempo real. 2006. "5 - Arquitecturas DSP". pag. 123. doi : 10.1016 / B978-075067759-2 / 50007-7