En informática , un controlador de interrupción programable ( PIC ) es un circuito integrado que ayuda a un microprocesador (o CPU ) a manejar solicitudes de interrupción (IRQ) provenientes de múltiples fuentes diferentes (como dispositivos de E / S externos) que pueden ocurrir simultáneamente. [1] Ayuda a priorizar las IRQ para que la CPU cambie la ejecución al manejador de interrupciones (ISR) más apropiado después de que el PIC evalúe las prioridades relativas de la IRQ. Los modos comunes de prioridad de interrupción incluyen prioridades estrictas, prioridades rotativas y prioridades en cascada. [ cita requerida ]Los PIC a menudo permiten mapear la entrada a las salidas de una manera configurable. En la arquitectura de la PC, los PIC suelen estar integrados en chips de puente sur cuya arquitectura interna está definida por los estándares del proveedor del chipset.
Características comunes
Los PIC suelen tener un conjunto común de registros: Registro de solicitud de interrupción (IRR), Registro en servicio (ISR), Registro de máscara de interrupción (IMR). La TIR especifica qué interrupciones están pendientes de reconocimiento y, por lo general, es un registro simbólico al que no se puede acceder directamente. El registro ISR especifica qué interrupciones se han reconocido, pero todavía están esperando un fin de interrupción (EOI). La IMR especifica qué interrupciones deben ignorarse y no reconocerse. Un esquema de registro simple como este permite que hasta dos solicitudes de interrupción distintas estén pendientes al mismo tiempo, una en espera de reconocimiento y otra en espera de EOI.
Hay una serie de esquemas de prioridad comunes en los PIC que incluyen prioridades estrictas, prioridades específicas y prioridades rotativas.
Las interrupciones pueden ser disparadas por flanco o por nivel .
Hay varias formas comunes de reconocer que una interrupción se ha completado cuando se emite una EOI. Estos incluyen especificar qué interrupción se completó, usar una interrupción implícita que se completó (generalmente la prioridad más alta pendiente en el ISR) y tratar el acuse de recibo de la interrupción como el EOI.
Tipos conocidos
Uno de los PIC más conocidos, el 8259A , se incluyó en la PC x86 . En los tiempos modernos, esto no se incluye como un chip separado en una PC x86, sino como parte del chipset southbridge de la placa base. [2] En otros casos, ha sido reemplazado por los controladores de interrupción programables avanzados más nuevos que admiten más salidas de interrupción y esquemas de prioridad más flexibles.
Ver también
Otras lecturas
Puede encontrar más información sobre Intel APIC en el Manual del desarrollador de software de arquitectura Intel IA-32, Volumen 3A: Guía de programación del sistema, Parte 1, Capítulo 10 , disponible gratuitamente en el sitio web de Intel .
Referencias
- ^ Christopher Small y Stephen Manley. "Una revisión de los esquemas de sincronización del núcleo" . Cite journal requiere
|journal=
( ayuda )Mantenimiento de CS1: utiliza el parámetro de autores ( enlace ) - ^ https://www.intel.com/Assets/PDF/datasheet/290562.pdf