| Tipos de almacenamiento de datos y memoria de computadora |
|---|
| General |
|
| Volátil |
| RAM |
|
| Histórico |
|
| No volátil |
| ROM |
|
| NVRAM |
|
| NVRAM en etapa inicial |
|
| Grabación analógica |
|
| Óptico |
|
| En desarrollo |
|
| Histórico |
|
La memoria de acceso aleatorio ( RAM / r æ m / ) es una forma de memoria de computadora que se puede leer y cambiar en cualquier orden, generalmente se usa para almacenar datos de trabajo y código de máquina . [1] [2] Un dispositivo de memoria de acceso aleatorio permite que los elementos de datos se lean o escriban en casi la misma cantidad de tiempo, independientemente de la ubicación física de los datos dentro de la memoria. En contraste, con otros medios de almacenamiento de datos de acceso directo, como discos duros , CD-RW , DVD-RW y las cintas magnéticas más antiguas.y la memoria del tambor , el tiempo necesario para leer y escribir elementos de datos varía significativamente según sus ubicaciones físicas en el medio de grabación, debido a limitaciones mecánicas como la velocidad de rotación del medio y el movimiento del brazo.
La RAM contiene circuitos de multiplexación y demultiplexación para conectar las líneas de datos al almacenamiento direccionado para leer o escribir la entrada. Por lo general, la misma dirección accede a más de un bit de almacenamiento, y los dispositivos RAM a menudo tienen varias líneas de datos y se dice que son dispositivos de "8 bits" o "16 bits", etc.
En la tecnología actual, la memoria de acceso aleatorio toma la forma de chips de circuito integrado (IC) con celdas de memoria MOS (semiconductores de óxido de metal) . La RAM se asocia normalmente con tipos de memoria volátiles (como los módulos de memoria dinámica de acceso aleatorio (DRAM) ), donde la información almacenada se pierde si se corta la alimentación, aunque también se ha desarrollado RAM no volátil. [3] Existen otros tipos de memorias no volátiles que permiten el acceso aleatorio para operaciones de lectura, pero no permiten operaciones de escritura o tienen otro tipo de limitaciones. Estos incluyen la mayoría de los tipos de ROM y un tipo de memoria flash.llamado NOR-Flash .
Los dos tipos principales de memoria semiconductora de acceso aleatorio volátil son la memoria estática de acceso aleatorio (SRAM) y la memoria dinámica de acceso aleatorio (DRAM). Los usos comerciales de la RAM semiconductora se remontan a 1965, cuando IBM introdujo el chip SP95 SRAM para su computadora System / 360 Modelo 95 , y Toshiba usó celdas de memoria DRAM para su calculadora electrónica Toscal BC-1411 , ambas basadas en transistores bipolares . La memoria MOS comercial, basada en transistores MOS , se desarrolló a fines de la década de 1960 y desde entonces ha sido la base de todas las memorias semiconductoras comerciales. El primer chip IC DRAM comercial, el Intel 1103 , se introdujo en octubre de 1970.La memoria dinámica síncrona de acceso aleatorio (SDRAM) debutó más tarde con el chip Samsung KM48SL2000 en 1992.
Historia
Las primeras computadoras usaban relés , contadores mecánicos [4] o líneas de retardo para las funciones principales de la memoria. Las líneas de retardo ultrasónico eran dispositivos en serie que solo podían reproducir datos en el orden en que fueron escritos. La memoria del tambor podía ampliarse a un costo relativamente bajo, pero la recuperación eficiente de los elementos de la memoria requería conocimiento de la disposición física del tambor para optimizar la velocidad. Cierres construidos con triodos de tubos de vacío y, más tarde, con transistores discretos, se utilizaron para memorias más pequeñas y rápidas, como registros. Dichos registros eran relativamente grandes y demasiado costosos de utilizar para grandes cantidades de datos; en general, solo se pueden proporcionar unas pocas docenas o unos pocos cientos de bits de dicha memoria.
La primera forma práctica de memoria de acceso aleatorio fue el tubo de Williams a partir de 1947. Almacenaba datos como puntos cargados eléctricamente en la cara de un tubo de rayos catódicos . Dado que el haz de electrones del CRT podía leer y escribir los puntos en el tubo en cualquier orden, la memoria era de acceso aleatorio. La capacidad del tubo de Williams era de unos pocos cientos a alrededor de mil bits, pero era mucho más pequeña, más rápida y con más eficiencia energética que el uso de pestillos de tubo de vacío individuales. Desarrollado en la Universidad de Manchester en Inglaterra, el tubo Williams proporcionó el medio en el que se implementó el primer programa almacenado electrónicamente en la computadora Manchester Baby , que ejecutó con éxito un programa por primera vez el 21 de junio de 1948. [5] De hecho, en lugar de diseñar la memoria de tubo de Williams para el bebé, el bebé fue un banco de pruebas para demostrar la fiabilidad de la memoria. [6] [7]
La memoria de núcleo magnético se inventó en 1947 y se desarrolló hasta mediados de la década de 1970. Se convirtió en una forma generalizada de memoria de acceso aleatorio, que se basaba en una serie de anillos magnetizados. Al cambiar el sentido de magnetización de cada anillo, los datos podrían almacenarse con un bit almacenado por anillo. Dado que cada anillo tenía una combinación de cables de dirección para seleccionarlo, leerlo o escribirlo, era posible acceder a cualquier ubicación de memoria en cualquier secuencia. La memoria de núcleo magnético era la forma estándar de sistema de memoria de computadora hasta que fue reemplazada por la memoria semiconductora de estado sólido MOS ( óxido de metal-silicio ) en circuitos integrados (CI) a principios de la década de 1970. [8]
Antes del desarrollo de los circuitos integrados de memoria de solo lectura (ROM), la memoria de acceso aleatorio permanente (o de solo lectura ) a menudo se construía utilizando matrices de diodos controladas por decodificadores de direcciones o planos de memoria de cuerda de núcleo enrollado especialmente . [ cita requerida ]
La memoria semiconductora comenzó en la década de 1960 con la memoria bipolar, que utilizaba transistores bipolares . Si bien mejoró el rendimiento, no pudo competir con el precio más bajo de la memoria de núcleo magnético. [9]
MOS RAM
La invención del MOSFET (transistor de efecto de campo semiconductor de óxido de metal), también conocido como transistor MOS, por Mohamed M. Atalla y Dawon Kahng en Bell Labs en 1959, [10] condujo al desarrollo de óxido de metal- memoria semiconductora (MOS) por John Schmidt en Fairchild Semiconductor en 1964. [8] [11] Además de un mayor rendimiento, la memoria semiconductora MOS era más barata y consumía menos energía que la memoria de núcleo magnético. [8] El desarrollo de la tecnología de circuito integrado MOS de puerta de silicio (MOS IC) por Federico Fagginen Fairchild en 1968 permitió la producción de chips de memoria MOS . [12] La memoria MOS superó a la memoria de núcleo magnético como la tecnología de memoria dominante a principios de la década de 1970. [8]
Una memoria de acceso aleatorio estática bipolar integrada (SRAM) fue inventada por Robert H. Norman en Fairchild Semiconductor en 1963. [13] Fue seguida por el desarrollo de MOS SRAM por John Schmidt en Fairchild en 1964. [8] SRAM se convirtió en un alternativa a la memoria de núcleo magnético, pero requirió seis transistores MOS para cada bit de datos. [14] El uso comercial de SRAM comenzó en 1965, cuando IBM introdujo el chip de memoria SP95 para el System / 360 Model 95 . [9]
La memoria dinámica de acceso aleatorio (DRAM) permitió el reemplazo de un circuito de cierre de 4 o 6 transistores por un solo transistor para cada bit de memoria, aumentando en gran medida la densidad de la memoria a costa de la volatilidad. Los datos se almacenaban en la pequeña capacitancia de cada transistor y tenían que actualizarse periódicamente cada pocos milisegundos antes de que la carga pudiera filtrarse. La calculadora electrónica Toscal BC-1411 de Toshiba , que se introdujo en 1965, [15] [16] [17] utilizaba una forma de DRAM bipolar capacitiva, que almacenaba datos de 180 bits en celdas de memoria discretas , que constaban de transistores y condensadores bipolares de germanio . [16] [17]Si bien ofrecía un rendimiento mejorado sobre la memoria de núcleo magnético, la DRAM bipolar no podía competir con el precio más bajo de la memoria de núcleo magnético dominante en ese momento. [18]
La tecnología MOS es la base de la DRAM moderna. En 1966, el Dr. Robert H. Dennard del IBM Thomas J. Watson Research Center estaba trabajando en la memoria MOS. Mientras examinaba las características de la tecnología MOS, descubrió que era capaz de construir condensadores , y que almacenar una carga o ninguna carga en el condensador MOS podría representar el 1 y el 0 de un bit, mientras que el transistor MOS podría controlar la escritura de la carga en el condensador. Esto lo llevó al desarrollo de una celda de memoria DRAM de un solo transistor. [14] En 1967, Dennard presentó una patente bajo IBM para una celda de memoria DRAM de un solo transistor, basada en tecnología MOS. [19] El primer chip IC DRAM comercial fue el Intel 1103 , que fuefabricado en un proceso MOS de 8 µm con una capacidad de 1 Kibit , y fue lanzado en 1970. [8] [20] [21]
La memoria dinámica síncrona de acceso aleatorio (SDRAM) fue desarrollada por Samsung Electronics . El primer chip SDRAM comercial fue el Samsung KM48SL2000, que tenía una capacidad de 16 Mibit . [22] Fue introducido por Samsung en 1992, [23] y producido en masa en 1993. [22] El primer chip de memoria DDR SDRAM ( SDRAM de doble velocidad de datos ) comercial fue el chip 64 Mibit DDR SDRAM de Samsung , lanzado en junio de 1998. [24] GDDR (gráficos DDR) es una forma de DDR SGRAM (RAM de gráficos síncronos), que fue lanzado por primera vez por Samsung como un chip de memoria de 16 Mibit en 1998. [25]
Tipos
Las dos formas más utilizadas de RAM moderna son la RAM estática (SRAM) y la RAM dinámica (DRAM). En SRAM, un bit de datos se almacena usando el estado de una celda de memoria de seis transistores , típicamente usando seis MOSFET (transistores de efecto de campo de semiconductores de óxido metálico). Esta forma de RAM es más cara de producir, pero generalmente es más rápida y requiere menos energía dinámica que la DRAM. En las computadoras modernas, SRAM se usa a menudo como memoria caché para la CPU . La DRAM almacena un poco de datos mediante un par de transistores y condensadores (normalmente un condensador MOSFET y MOS , respectivamente), [26]que juntos comprenden una celda DRAM. El condensador tiene una carga alta o baja (1 o 0, respectivamente) y el transistor actúa como un interruptor que permite que los circuitos de control del chip lean el estado de carga del condensador o lo cambien. Como esta forma de memoria es menos costosa de producir que la RAM estática, es la forma predominante de memoria de computadora utilizada en las computadoras modernas.
Tanto la RAM estática como la dinámica se consideran volátiles , ya que su estado se pierde o se restablece cuando se desconecta la alimentación del sistema. Por el contrario, la memoria de solo lectura (ROM) almacena datos habilitando o deshabilitando permanentemente los transistores seleccionados, de modo que la memoria no se pueda alterar. Las variantes grabables de ROM (como EEPROM y memoria flash ) comparten propiedades tanto de ROM como de RAM, lo que permite que los datos persistan sin energía y se actualicen sin necesidad de equipo especial. Estas formas persistentes de ROM de semiconductores incluyen unidades flash USB , tarjetas de memoria para cámaras y dispositivos portátiles y unidades de estado sólido . Memoria ECC(que puede ser SRAM o DRAM) incluye circuitos especiales para detectar y / o corregir fallas aleatorias (errores de memoria) en los datos almacenados, utilizando bits de paridad o códigos de corrección de errores .
En general, el término RAM se refiere únicamente a los dispositivos de memoria de estado sólido (DRAM o SRAM) y, más específicamente, a la memoria principal en la mayoría de las computadoras. En almacenamiento óptico, el término DVD-RAM es un nombre poco apropiado ya que, a diferencia de CD-RW o DVD-RW , no es necesario borrarlo antes de reutilizarlo. Sin embargo, un DVD-RAM se comporta de manera muy similar a una unidad de disco duro, aunque algo más lento.
Celda de memoria
La celda de memoria es el bloque de construcción fundamental de la memoria de la computadora . La celda de memoria es un circuito electrónico que almacena un bit de información binaria y debe configurarse para almacenar un 1 lógico (nivel de voltaje alto) y reiniciarse para almacenar un 0 lógico (nivel de voltaje bajo). Su valor se mantiene / almacena hasta que se cambia mediante el proceso de configuración / reinicio. Se puede acceder al valor en la celda de memoria leyéndolo.
En SRAM, la celda de memoria es un tipo de circuito flip-flop , generalmente implementado mediante FET . Esto significa que SRAM requiere muy poca energía cuando no se accede, pero es caro y tiene baja densidad de almacenamiento.
Un segundo tipo, DRAM, se basa en un condensador. La carga y descarga de este condensador puede almacenar un "1" o un "0" en la celda. Sin embargo, la carga de este condensador se pierde lentamente y debe renovarse periódicamente. Debido a este proceso de actualización, DRAM usa más energía, pero puede lograr mayores densidades de almacenamiento y menores costos unitarios en comparación con SRAM.
Celda SRAM (6 transistores) | Celda DRAM (1 transistor y un condensador) |
Direccionamiento
Para ser útiles, las celdas de memoria deben ser legibles y escribibles. Dentro del dispositivo RAM, se utilizan circuitos de multiplexación y demultiplexación para seleccionar celdas de memoria. Normalmente, un dispositivo RAM tiene un conjunto de líneas de dirección A0 ... An, y para cada combinación de bits que se pueden aplicar a estas líneas, se activa un conjunto de celdas de memoria. Debido a este direccionamiento, los dispositivos RAM prácticamente siempre tienen una capacidad de memoria que es una potencia de dos.
Por lo general, varias celdas de memoria comparten la misma dirección. Por ejemplo, un chip RAM "de ancho" de 4 bits tiene 4 celdas de memoria para cada dirección. A menudo, el ancho de la memoria y el del microprocesador son diferentes, para un microprocesador de 32 bits, se necesitarían ocho chips de RAM de 4 bits.
A menudo, se necesitan más direcciones de las que puede proporcionar un dispositivo. En ese caso, se utilizan multiplexores externos al dispositivo para activar el dispositivo correcto al que se está accediendo.
Jerarquía de memoria
Se pueden leer y sobrescribir datos en la RAM. Muchos sistemas de ordenador tienen una jerarquía de memoria que consiste en registros del procesador , en el chip SRAM caches, externos caches , DRAM , de paginación sistemas y memoria virtual o espacio de intercambio en un disco duro. Este conjunto completo de memoria puede ser denominado "RAM" por muchos desarrolladores, aunque los distintos subsistemas pueden tener tiempos de acceso muy diferentes , violando el concepto original detrás del término de acceso aleatorio en RAM. Incluso dentro de un nivel de jerarquía como DRAM, la fila, columna, banco, rango , canal o intercalación específicosLa organización de los componentes hace que el tiempo de acceso sea variable, aunque no en la medida en que el tiempo de acceso a los medios de almacenamiento rotativos o una cinta sea variable. El objetivo general de usar una jerarquía de memoria es obtener el rendimiento de acceso promedio más alto posible mientras se minimiza el costo total de todo el sistema de memoria (generalmente, la jerarquía de memoria sigue el tiempo de acceso con los registros de CPU rápidos en la parte superior y el disco duro lento en el fondo).
En muchas computadoras personales modernas, la RAM viene en una forma fácilmente actualizada de módulos llamados módulos de memoria o módulos DRAM del tamaño de unas pocas barras de goma de mascar. Estos pueden reemplazarse rápidamente en caso de que se dañen o cuando las necesidades cambiantes exijan más capacidad de almacenamiento. Como se sugirió anteriormente, también se integran cantidades más pequeñas de RAM (principalmente SRAM) en la CPU y otros circuitos integrados en la placa base , así como en los discos duros, CD-ROM y varias otras partes del sistema informático.
Otros usos de RAM
Además de servir como almacenamiento temporal y espacio de trabajo para el sistema operativo y las aplicaciones, la RAM se utiliza de muchas otras formas.
Memoria virtual
La mayoría de los sistemas operativos modernos emplean un método para ampliar la capacidad de RAM, conocido como "memoria virtual". Una parte del disco duro de la computadora se reserva para un archivo de paginación o una partición temporal , y la combinación de RAM física y el archivo de paginación forman la memoria total del sistema. (Por ejemplo, si una computadora tiene 2 GiB (1024 3 B) de RAM y un archivo de página de 1 GiB, el sistema operativo tiene 3 GiB de memoria total disponible). Cuando el sistema se queda sin memoria física, puede " intercambiar "porciones de RAM al archivo de paginación para dejar espacio para nuevos datos, así como para leer información previamente intercambiada en la RAM. El uso excesivo de este mecanismo da como resultado una paliza. y, en general, obstaculiza el rendimiento general del sistema, principalmente porque los discos duros son mucho más lentos que la RAM.
Disco RAM
El software puede "particionar" una parte de la RAM de una computadora, lo que le permite actuar como un disco duro mucho más rápido que se denomina disco RAM . Un disco RAM pierde los datos almacenados cuando se apaga la computadora, a menos que la memoria esté configurada para tener una fuente de batería en espera.
RAM de sombra
A veces, el contenido de un chip ROM relativamente lento se copia en la memoria de lectura / escritura para permitir tiempos de acceso más cortos. Luego, el chip ROM se desactiva mientras las ubicaciones de memoria inicializadas se cambian en el mismo bloque de direcciones (a menudo protegidas contra escritura). Este proceso, a veces llamado sombreado , es bastante común tanto en computadoras como en sistemas integrados .
Como ejemplo común, el BIOS en las computadoras personales típicas a menudo tiene una opción llamada "usar BIOS de sombra" o similar. Cuando están habilitadas, las funciones que dependen de los datos de la ROM del BIOS utilizan ubicaciones de DRAM (la mayoría también puede alternar el sombreado de la ROM de la tarjeta de video u otras secciones de la ROM). Dependiendo del sistema, esto puede no resultar en un mayor rendimiento y puede causar incompatibilidades. Por ejemplo, es posible que el sistema operativo no pueda acceder a cierto hardware si se utiliza la RAM de sombra. En algunos sistemas, el beneficio puede ser hipotético porque el BIOS no se usa después del arranque en favor del acceso directo al hardware. La memoria libre se reduce por el tamaño de las ROM sombreadas. [27]
Desarrollos recientes
Se están desarrollando varios tipos nuevos de RAM no volátil , que conservan los datos mientras están apagados. Las tecnologías utilizadas incluyen nanotubos de carbono y enfoques que utilizan magnetorresistencia de túnel . Entre los MRAM de primera generación , se fabricó un chip de 128 KiB ( 128 × 2 10 bytes) con tecnología de 0,18 µm en el verano de 2003. [ cita requerida ] En junio de 2004, Infineon Technologies presentó un chip de 16 MiB (16 × 2 20 bytes) prototipo de nuevo basado en tecnología de 0,18 µm. Hay dos técnicas de segunda generación actualmente en desarrollo:conmutación asistida por calor (TAS) [28], que está siendo desarrollado por Crocus Technology , y par de transferencia de giro (STT) en el que están trabajando Crocus , Hynix , IBM y varias otras empresas. [29] Nantero construyó un prototipo funcional de memoria de nanotubos de carbono de 10 GiB (10 × 2 30 bytes) en 2004. Sin embargo, aún queda si algunas de estas tecnologías pueden eventualmente tomar una participación de mercado significativa de DRAM, SRAM o tecnología de memoria flash. ser visto.
Desde 2006, se encuentran disponibles " unidades de estado sólido " (basadas en memoria flash) con capacidades que superan los 256 gigabytes y un rendimiento que supera con creces a los discos tradicionales. Este desarrollo ha comenzado a difuminar la definición entre la memoria tradicional de acceso aleatorio y los "discos", reduciendo drásticamente la diferencia de rendimiento.
Algunos tipos de memoria de acceso aleatorio, como " EcoRAM ", están diseñados específicamente para granjas de servidores , donde el bajo consumo de energía es más importante que la velocidad. [30]
Muro de la memoria
El "muro de la memoria" es la creciente disparidad de velocidad entre la CPU y la memoria fuera del chip de la CPU. Una razón importante de esta disparidad es el ancho de banda de comunicación limitado más allá de los límites del chip, que también se conoce como muro de ancho de banda . De 1986 a 2000, la velocidad de la CPU mejoró a una tasa anual del 55%, mientras que la velocidad de la memoria solo mejoró en un 10%. Dadas estas tendencias, se esperaba que la latencia de la memoria se convirtiera en un cuello de botella abrumador en el rendimiento de la computadora. [31]
Las mejoras en la velocidad de la CPU se ralentizaron significativamente en parte debido a las principales barreras físicas y en parte porque los diseños de CPU actuales ya han golpeado la pared de la memoria en algún sentido. Intel resumió estas causas en un documento de 2005. [32]
En primer lugar, a medida que las geometrías de los chips se reducen y las frecuencias de reloj aumentan, la corriente de fuga del transistor aumenta, lo que genera un consumo de energía y un calor excesivos ... En segundo lugar, las ventajas de las velocidades de reloj más altas se niegan en parte por la latencia de la memoria, ya que los tiempos de acceso a la memoria han no ha podido seguir el ritmo del aumento de las frecuencias de reloj. En tercer lugar, para ciertas aplicaciones, las arquitecturas en serie tradicionales se están volviendo menos eficientes a medida que los procesadores se vuelven más rápidos (debido al llamado cuello de botella de Von Neumann ), lo que socava aún más cualquier ganancia que los aumentos de frecuencia podrían comprar. Además, en parte debido a las limitaciones en los medios de producir inductancia dentro de los dispositivos de estado sólido, la resistencia-capacitancia (RC) los retrasos en la transmisión de señales están aumentando a medida que se reducen los tamaños de las funciones, lo que impone un cuello de botella adicional que los aumentos de frecuencia no abordan.
Los retrasos de RC en la transmisión de la señal también se observaron en "Frecuencia de reloj frente a IPC: El final del camino para las microarquitecturas convencionales" [33], que proyectaba un máximo de 12,5% de mejora anual media en el rendimiento de la CPU entre 2000 y 2014.
Un concepto diferente es la brecha de rendimiento entre el procesador y la memoria, que se puede abordar mediante circuitos integrados 3D que reducen la distancia entre los aspectos lógicos y de memoria que están más separados en un chip 2D. [34] El diseño del subsistema de memoria requiere un enfoque en la brecha, que se amplía con el tiempo. [35] El método principal para salvar la brecha es el uso de cachés ; pequeñas cantidades de memoria de alta velocidad que alberga operaciones e instrucciones recientes cerca del procesador, lo que acelera la ejecución de esas operaciones o instrucciones en los casos en que se solicitan con frecuencia. Se han desarrollado varios niveles de almacenamiento en caché para hacer frente a la brecha cada vez mayor, y el rendimiento de las computadoras modernas de alta velocidad se basa en la evolución de las técnicas de almacenamiento en caché.[36] Puede haber hasta un 53% de diferencia entre el crecimiento en la velocidad de las velocidades del procesador y la velocidad de retraso del acceso a la memoria principal. [37]
Los discos duros de estado sólido han seguido aumentando en velocidad, de ~ 400 Mbit / s a través de SATA3 en 2012 hasta ~ 3 GB / s a través de NVMe / PCIe en 2018, cerrando la brecha entre la RAM y las velocidades del disco duro, aunque la RAM continúa disminuyendo. Sea un orden de magnitud más rápido, con DDR4 3200 de un solo carril con capacidad de 25 GB / sy GDDR moderno aún más rápido. Las unidades de estado sólido rápidas, baratas y no volátiles han reemplazado algunas funciones que antes realizaba la RAM, como almacenar ciertos datos para su disponibilidad inmediata en granjas de servidores : se puede tener 1 terabyte de almacenamiento SSD por $ 200, mientras que 1 TiB de RAM costaría miles de dólares. [38] [39]
Cronología
SRAM
| Fecha de introducción | Nombre del chip | Capacidad ( bits ) | Tiempo de acceso | Tipo de SRAM | Fabricante (s) | Proceso | MOSFET | Árbitro |
|---|---|---|---|---|---|---|---|---|
| Marzo de 1963 | N / A | 1 bit | ? | Bipolar ( celular ) | Fairchild | N / A | N / A | [9] |
| 1965 | ? | 8 bits | ? | Bipolar | IBM | ? | N / A | |
| SP95 | 16 bits | ? | Bipolar | IBM | ? | N / A | [40] | |
| ? | 64 bits | ? | MOSFET | Fairchild | ? | PMOS | [41] | |
| 1966 | TMC3162 | 16 bits | ? | Bipolar ( TTL ) | Transitron | ? | N / A | [8] |
| ? | ? | ? | MOSFET | Comité ejecutivo nacional | ? | ? | [42] | |
| 1968 | ? | 64 bits | ? | MOSFET | Fairchild | ? | PMOS | [42] |
| 144 bits | ? | MOSFET | Comité ejecutivo nacional | ? | NMOS | |||
| 512 bits | ? | MOSFET | IBM | ? | NMOS | [41] | ||
| 1969 | ? | 128 bits | ? | Bipolar | IBM | ? | N / A | [9] |
| 1101 | 256 bits | 850 ns | MOSFET | Intel | 12.000 millas náuticas | PMOS | [43] [44] [45] [46] | |
| 1972 | 2102 | 1 Kibit | ? | MOSFET | Intel | ? | NMOS | [43] |
| 1974 | 5101 | 1 Kibit | 800 ns | MOSFET | Intel | ? | CMOS | [43] [47] |
| 2102A | 1 Kibit | 350 ns | MOSFET | Intel | ? | NMOS ( agotamiento ) | [43] [48] | |
| 1975 | 2114 | 4 Kibit | 450 ns | MOSFET | Intel | ? | NMOS | [43] [47] |
| 1976 | 2115 | 1 Kibit | 70 ns | MOSFET | Intel | ? | NMOS ( HMOS ) | [43] [44] |
| 2147 | 4 Kibit | 55 ns | MOSFET | Intel | ? | NMOS (HMOS) | [43] [49] | |
| 1977 | ? | 4 Kibit | ? | MOSFET | Toshiba | ? | CMOS | [44] |
| 1978 | HM6147 | 4 Kibit | 55 ns | MOSFET | Hitachi | 3.000 millas náuticas | CMOS ( pozo doble ) | [49] |
| TMS4016 | 16 Kibit | ? | MOSFET | Instrumentos Texas | ? | NMOS | [44] | |
| 1980 | ? | 16 Kibit | ? | MOSFET | Hitachi, Toshiba | ? | CMOS | [50] |
| 64 Kibit | ? | MOSFET | Matsushita | |||||
| 1981 | ? | 16 Kibit | ? | MOSFET | Instrumentos Texas | 2.500 millas náuticas | NMOS | [50] |
| Octubre de 1981 | ? | 4 Kibit | 18 ns | MOSFET | Matsushita, Toshiba | 2.000 millas náuticas | CMOS | [51] |
| mil novecientos ochenta y dos | ? | 64 Kibit | ? | MOSFET | Intel | 1.500 millas náuticas | NMOS (HMOS) | [50] |
| Febrero de 1983 | ? | 64 Kibit | 50 ns | MOSFET | Mitsubishi | ? | CMOS | [52] |
| 1984 | ? | 256 Kibit | ? | MOSFET | Toshiba | 1200 nm | CMOS | [50] [45] |
| 1987 | ? | 1 Mibit | ? | MOSFET | Sony , Hitachi, Mitsubishi , Toshiba | ? | CMOS | [50] |
| Diciembre de 1987 | ? | 256 Kibit | 10 ns | BiMOS | Instrumentos Texas | 800 nm | BiCMOS | [53] |
| 1990 | ? | 4 Mibit | 15-23 ns | MOSFET | NEC, Toshiba, Hitachi, Mitsubishi | ? | CMOS | [50] |
| 1992 | ? | 16 Mibit | 12-15 ns | MOSFET | Fujitsu , NEC | 400 nm | ||
| Diciembre de 1994 | ? | 512 Kibit | 2,5 ns | MOSFET | IBM | ? | CMOS ( SOI ) | [54] |
| 1995 | ? | 4 Mibit | 6 ns | Caché ( SyncBurst ) | Hitachi | 100 nm | CMOS | [55] |
| 256 Mibit | ? | MOSFET | Hyundai | ? | CMOS | [56] |
DRACMA
| Fecha de introducción | Nombre del chip | Capacidad ( bits ) | Tipo de DRAM | Fabricante (s) | Proceso | MOSFET | Área | Árbitro |
|---|---|---|---|---|---|---|---|---|
| 1965 | N / A | 1 bit | DRAM ( celda ) | Toshiba | N / A | N / A | N / A | [16] [17] |
| 1967 | N / A | 1 bit | DRAM (celda) | IBM | N / A | MOS | N / A | [19] [42] |
| 1968 | ? | 256 bits | DRAM ( IC ) | Fairchild | ? | PMOS | ? | [8] |
| 1969 | N / A | 1 bit | DRAM (celda) | Intel | N / A | PMOS | N / A | [42] |
| 1970 | 1102 | 1 Kibit | DRAM (IC) | Intel, Honeywell | ? | PMOS | ? | [42] |
| 1103 | 1 Kibit | DRACMA | Intel | 8.000 nm | PMOS | 10 mm² | [57] [58] [20] | |
| 1971 | μPD403 | 1 Kibit | DRACMA | Comité ejecutivo nacional | ? | NMOS | ? | [59] |
| ? | 2 Kibit | DRACMA | Instrumento general | ? | PMOS | 13 mm² | [60] | |
| 1972 | 2107 | 4 Kibit | DRACMA | Intel | ? | NMOS | ? | [43] [61] |
| 1973 | ? | 8 Kibit | DRACMA | IBM | ? | PMOS | 19 mm² | [60] |
| 1975 | 2116 | 16 Kibit | DRACMA | Intel | ? | NMOS | ? | [62] [8] |
| 1977 | ? | 64 Kibit | DRACMA | NTT | ? | NMOS | 35 mm² | [60] |
| 1979 | MK4816 | 16 Kibit | PSRAM | Mostek | ? | NMOS | ? | [63] |
| ? | 64 Kibit | DRACMA | Siemens | ? | VMOS | 25 mm² | [60] | |
| 1980 | ? | 256 Kibit | DRACMA | NEC, NTT | 1,000– 1,500 nm | NMOS | 34–42 mm² | [60] |
| 1981 | ? | 288 Kibit | DRACMA | IBM | ? | MOS | 25 mm² | [64] |
| 1983 | ? | 64 Kibit | DRACMA | Intel | 1.500 millas náuticas | CMOS | 20 mm² | [60] |
| 256 Kibit | DRACMA | NTT | ? | CMOS | 31 mm² | |||
| 5 de enero de 1984 | ? | 8 Mibit | DRACMA | Hitachi | ? | MOS | ? | [65] [66] |
| Febrero de 1984 | ? | 1 Mibit | DRACMA | Hitachi, NEC | 1.000 nm | NMOS | 74–76 mm² | [60] [67] |
| NTT | 800 nm | CMOS | 53 mm² | [60] [67] | ||||
| 1984 | TMS4161 | 64 Kibit | DPRAM ( VRAM ) | Instrumentos Texas | ? | NMOS | ? | [68] [69] |
| Enero de 1985 | μPD41264 | 256 Kibit | DPRAM (VRAM) | Comité ejecutivo nacional | ? | NMOS | ? | [70] [71] |
| Junio de 1986 | ? | 1 Mibit | PSRAM | Toshiba | ? | CMOS | ? | [72] |
| 1986 | ? | 4 Mibit | DRACMA | Comité ejecutivo nacional | 800 nm | NMOS | 99 mm² | [60] |
| Texas Instruments, Toshiba | 1.000 nm | CMOS | 100-137 mm² | |||||
| 1987 | ? | 16 Mibit | DRACMA | NTT | 700 nm | CMOS | 148 mm² | [60] |
| Octubre de 1988 | ? | 512 Kibit | HSDRAM | IBM | 1.000 nm | CMOS | 78 mm² | [73] |
| 1991 | ? | 64 Mibit | DRACMA | Matsushita , Mitsubishi , Fujitsu , Toshiba | 400 nm | CMOS | ? | [50] |
| 1993 | ? | 256 Mibit | DRACMA | Hitachi, NEC | 250 nm | CMOS | ? | |
| 1995 | ? | 4 Mibit | DPRAM (VRAM) | Hitachi | ? | CMOS | ? | [55] |
| 9 de enero de 1995 | ? | 1 gibit | DRACMA | Comité ejecutivo nacional | 250 nm | CMOS | ? | [74] [55] |
| Hitachi | 160 nanómetro | CMOS | ? | |||||
| 1996 | ? | 4 Mibit | MARCO | Samsung | ? | NMOS | ? | [75] |
| 1997 | ? | 4 GB | QLC | Comité ejecutivo nacional | 150 nm | CMOS | ? | [50] |
| 1998 | ? | 4 Gibit | DRACMA | Hyundai | ? | CMOS | ? | [56] |
| Junio de 2001 | TC51W3216XB | 32 Mibit | PSRAM | Toshiba | ? | CMOS | ? | [76] |
| Febrero de 2001 | ? | 4 Gibit | DRACMA | Samsung | 100 nm | CMOS | ? | [50] [77] |
SDRAM
| Fecha de introducción | Nombre del chip | Capacidad ( bits ) | Tipo de SDRAM | Fabricante (s) | Proceso | MOSFET | Área | Árbitro |
|---|---|---|---|---|---|---|---|---|
| 1992 | KM48SL2000 | 16 Mb | DEG | Samsung | ? | CMOS | ? | [78] [22] |
| 1996 | MSM5718C50 | 18 Mb | RDRAM | Oki | ? | CMOS | 325 mm² | [79] |
| N64 RDRAM | 36 Mb | RDRAM | Comité ejecutivo nacional | ? | CMOS | ? | [80] | |
| ? | 1 Gb | DEG | Mitsubishi | 150 nm | CMOS | ? | [50] | |
| 1997 | ? | 1 Gb | DEG | Hyundai | ? | ASIQUE | ? | [56] |
| 1998 | MD5764802 | 64 Mb | RDRAM | Oki | ? | CMOS | 325 mm² | [79] |
| Marzo de 1998 | RDRAM directa | 72 Mb | RDRAM | Rambus | ? | CMOS | ? | [81] |
| Junio de 1998 | ? | 64 Mb | DDR | Samsung | ? | CMOS | ? | [82] [83] [84] |
| 1998 | ? | 64 Mb | DDR | Hyundai | ? | CMOS | ? | [56] |
| 128 Mb | DEG | Samsung | ? | CMOS | ? | [85] [83] | ||
| 1999 | ? | 128 Mb | DDR | Samsung | ? | CMOS | ? | [83] |
| 1 Gb | DDR | Samsung | 140 nanómetro | CMOS | ? | [50] | ||
| 2000 | GS eDRAM | 32 Mb | eDRAM | Sony , Toshiba | 180 nm | CMOS | 279 mm² | [86] |
| 2001 | ? | 288 Mb | RDRAM | Hynix | ? | CMOS | ? | [87] |
| ? | DDR2 | Samsung | 100 nm | CMOS | ? | [84] [50] | ||
| 2002 | ? | 256 Mb | DEG | Hynix | ? | CMOS | ? | [87] |
| 2003 | EE + GS eDRAM | 32 Mb | eDRAM | Sony, Toshiba | 90 nm | CMOS | 86 mm² | [86] |
| ? | 72 Mb | DDR3 | Samsung | 90 nm | CMOS | ? | [88] | |
| 512 Mb | DDR2 | Hynix | ? | CMOS | ? | [87] | ||
| Elpida | 110 nm | CMOS | ? | [89] | ||||
| 1 Gb | DDR2 | Hynix | ? | CMOS | ? | [87] | ||
| 2004 | ? | 2 Gb | DDR2 | Samsung | 80 nm | CMOS | ? | [90] |
| 2005 | EE + GS eDRAM | 32 Mb | eDRAM | Sony, Toshiba | 65 nanómetro | CMOS | 86 mm² | [91] |
| EDRAM de Xenos | 80 Mb | eDRAM | Comité ejecutivo nacional | 90 nm | CMOS | ? | [92] | |
| ? | 512 Mb | DDR3 | Samsung | 80 nm | CMOS | ? | [84] [93] | |
| 2006 | ? | 1 Gb | DDR2 | Hynix | 60 nm | CMOS | ? | [87] |
| 2008 | ? | ? | LPDDR2 | Hynix | ? | |||
| Abril de 2008 | ? | 8 Gb | DDR3 | Samsung | 50 nm | CMOS | ? | [94] |
| 2008 | ? | 16 GB | DDR3 | Samsung | 50 nm | CMOS | ? | |
| 2009 | ? | ? | DDR3 | Hynix | 44 nanómetro | CMOS | ? | [87] |
| 2 Gb | DDR3 | Hynix | 40 nm | |||||
| 2011 | ? | 16 GB | DDR3 | Hynix | 40 nm | CMOS | ? | [95] |
| 2 Gb | DDR4 | Hynix | 30 nm | CMOS | ? | [95] | ||
| 2013 | ? | ? | LPDDR4 | Samsung | 20 millas náuticas | CMOS | ? | [95] |
| 2014 | ? | 8 Gb | LPDDR4 | Samsung | 20 millas náuticas | CMOS | ? | [96] |
| 2015 | ? | 12 Gb | LPDDR4 | Samsung | 20 millas náuticas | CMOS | ? | [85] |
| 2018 | ? | 8 Gb | LPDDR5 | Samsung | 10 nm | FinFET | ? | [97] |
| 128 Gb | DDR4 | Samsung | 10 nm | FinFET | ? | [98] |
SGRAM y HBM
| Fecha de introducción | Nombre del chip | Capacidad ( bits ) | Tipo de SDRAM | Fabricante (s) | Proceso | MOSFET | Área | Árbitro |
|---|---|---|---|---|---|---|---|---|
| Noviembre de 1994 | HM5283206 | 8 Mibit | SGRAM ( SDR ) | Hitachi | 350 nm | CMOS | 58 mm² | [99] [100] |
| Diciembre de 1994 | µPD481850 | 8 Mibit | SGRAM (SDR) | Comité ejecutivo nacional | ? | CMOS | 280 mm² | [101] [102] |
| 1997 | µPD4811650 | 16 Mibit | SGRAM (SDR) | Comité ejecutivo nacional | 350 nm | CMOS | 280 mm² | [103] [104] |
| Septiembre de 1998 | ? | 16 Mibit | SGRAM ( GDDR ) | Samsung | ? | CMOS | ? | [82] |
| 1999 | KM4132G112 | 32 Mibit | SGRAM (SDR) | Samsung | ? | CMOS | ? | [105] |
| 2002 | ? | 128 Mibit | SGRAM ( GDDR2 ) | Samsung | ? | CMOS | ? | [106] |
| 2003 | ? | 256 Mibit | SGRAM (GDDR2) | Samsung | ? | CMOS | ? | [106] |
| SGRAM ( GDDR3 ) | ||||||||
| Marzo de 2005 | K4D553238F | 256 Mibit | SGRAM (GDDR) | Samsung | ? | CMOS | 77 mm² | [107] |
| Octubre de 2005 | ? | 256 Mibit | SGRAM ( GDDR4 ) | Samsung | ? | CMOS | ? | [108] |
| 2005 | ? | 512 Mibit | SGRAM (GDDR4) | Hynix | ? | CMOS | ? | [87] |
| 2007 | ? | 1 gibit | SGRAM ( GDDR5 ) | Hynix | 60 nm | |||
| 2009 | ? | 2 Gibit | SGRAM (GDDR5) | Hynix | 40 nm | |||
| 2010 | K4W1G1646G | 1 gibit | SGRAM (GDDR3) | Samsung | ? | CMOS | 100 mm² | [109] |
| 2012 | ? | 4 Gibit | SGRAM (GDDR3) | SK Hynix | ? | CMOS | ? | [95] |
| 2013 | ? | ? | HBM | |||||
| Marzo de 2016 | MT58K256M32JA | 8 gibit | SGRAM ( GDDR5X ) | Micrón | 20 millas náuticas | CMOS | 140 mm² | [110] |
| Junio de 2016 | ? | 32 Gibit | HBM2 | Samsung | 20 millas náuticas | CMOS | ? | [111] [112] |
| 2017 | ? | 64 Gibit | HBM2 | Samsung | 20 millas náuticas | CMOS | ? | [111] |
| Enero de 2018 | K4ZAF325BM | 16 Gibit | SGRAM ( GDDR6 ) | Samsung | 10 nm | FinFET | ? | [113] [114] [115] |
Ver también
- Latencia CAS (CL)
- Cubo de memoria híbrido
- Arquitectura de memoria multicanal
- Memoria registrada / almacenada en búfer
- Paridad RAM
- Interconexión de memoria / buses RAM
- Geometría de la memoria
- Chip arrastrarse
- Memoria de lectura mayoritaria (RMM)
- Memoria electroquímica de acceso aleatorio
Referencias
- ^ "RAM" . Diccionario de inglés de Cambridge . Consultado el 11 de julio de 2019 .
- ^ "RAM" . Diccionario de estudiantes avanzados de Oxford . Consultado el 11 de julio de 2019 .
- ↑ Gallagher, Sean (4 de abril de 2013). "Memoria que nunca olvida: los DIMM no volátiles llegan al mercado" . Ars Technica. Archivado desde el original el 8 de julio de 2017.
- ^ "Archivos de IBM - Preguntas frecuentes sobre productos y servicios" . ibm.com . Archivado desde el original el 23 de octubre de 2012.
- ^ Napper, Brian, Computer 50: The University of Manchester Celebrates the Birth of the Modern Computer , archivado desde el original el 4 de mayo de 2012 , consultado el 26 de mayo de 2012
- ^ Williams, FC; Kilburn, T. (septiembre de 1948), "Electronic Digital Computers", Nature , 162 (4117): 487, Bibcode : 1948Natur.162..487W , doi : 10.1038 / 162487a0 , S2CID 4110351 . Reimpreso en The Origins of Digital Computers
- ^ Williams, FC; Kilburn, T .; Tootill, GC (febrero de 1951), "Ordenadores digitales universales de alta velocidad: una máquina experimental a pequeña escala" , Proc. IEE , 98 (61): 13-28, doi : 10.1049 / pi-2.1951.0004 , archivado desde el original el 17 de noviembre de 2013.
- ^ a b c d e f g h i "1970: Los semiconductores compiten con los núcleos magnéticos" . Museo de Historia de la Computación . Consultado el 19 de junio de 2019 .
- ^ a b c d "1966: Las RAM de semiconductores satisfacen las necesidades de almacenamiento de alta velocidad" . Museo de Historia de la Computación . Consultado el 19 de junio de 2019 .
- ^ "1960 - Transistor de semiconductor de óxido de metal (MOS) demostrado" . El motor de silicio . Museo de Historia de la Computación .
- ^ Diseño de estado sólido - Vol. 6 . Horizon House. 1965.
- ^ "1968: tecnología de puerta de silicio desarrollada para circuitos integrados" . Museo de Historia de la Computación . Consultado el 10 de agosto de 2019 .
- ^ Patente estadounidense 3562721 , Robert H. Norman, "Aparato de conmutación y memoria de estado sólido", publicada el 9 de febrero de 1971
- ^ a b "DRAM" . IBM100 . IBM . 9 de agosto de 2017 . Consultado el 20 de septiembre de 2019 .
- ^ Calculadora Toscal BC-1411 Archivado el 29 de julio de 2017 en la Wayback Machine , Museo de la Ciencia, Londres
- ^ a b c "Hoja de especificaciones para Toshiba" TOSCAL "BC-1411" . Museo Web de la Calculadora Antigua . Archivado desde el original el 3 de julio de 2017 . Consultado el 8 de mayo de 2018 .
- ^ a b c Calculadora de escritorio Toshiba "Toscal" BC-1411 Archivado el 20 de mayo de 2007 en la Wayback Machine.
- ^ "1966: RAM de semiconductores satisfacen las necesidades de almacenamiento de alta velocidad" . Museo de Historia de la Computación .
- ^ a b "Robert Dennard" . Enciclopedia Británica . Consultado el 8 de julio de 2019 .
- ↑ a b Lojek, Bo (2007). Historia de la Ingeniería de Semiconductores . Springer Science & Business Media . págs. 362–363. ISBN 9783540342588.
El i1103 se fabricó en un proceso P-MOS de puerta de silicio de 6 máscaras con características mínimas de 8 μm. El producto resultante tenía un tamaño de celda de memoria de 2.400 µm², un tamaño de troquel de poco menos de 10 mm² y se vendía por alrededor de 21 dólares.
- ^ Bellis, María. "La invención del Intel 1103" .
- ^ a b c "Diseño electrónico" . Diseño Electrónico . Compañía editorial de Hayden. 41 (15-21). 1993.
La primera DRAM síncrona comercial, la Samsung KM48SL2000 de 16 Mbit, emplea una arquitectura de banco único que permite a los diseñadores de sistemas realizar una transición sencilla de sistemas asíncronos a síncronos.
- ^ "Hoja de datos de KM48SL2000-7" . Samsung . Agosto de 1992 . Consultado el 19 de junio de 2019 .
- ^ "Samsung Electronics desarrolla primera SDRAM de 128Mb con opción de fabricación DDR / SDR" . Samsung Electronics . Samsung . 10 de febrero de 1999 . Consultado el 23 de junio de 2019 .
- ^ "Samsung Electronics sale con SGRAM DDR de 16M superrápidos" . Samsung Electronics . Samsung . 17 de septiembre de 1998 . Consultado el 23 de junio de 2019 .
- ^ Sze, Simon M. (2002). Dispositivos semiconductores: física y tecnología (PDF) (2ª ed.). Wiley . pag. 214. ISBN 0-471-33372-7.
- ^ "Shadow Ram" . Archivado desde el original el 29 de octubre de 2006 . Consultado el 24 de julio de 2007 .
- ^ La aparición de MRAM práctico "Tecnología Crocus | Sensores magnéticos | Sensores TMR" (PDF) . Archivado desde el original (PDF) el 27 de abril de 2011 . Consultado el 20 de julio de 2009 .
- ^ "Torre invierte en Crocus, ofertas de fundición MRAM de consejos" . EETimes . Archivado desde el original el 19 de enero de 2012.
- ^ "EcoRAM se presenta como una opción que consume menos energía que la DRAM para granjas de servidores" Archivado el 30 de junio de 2008en la Wayback Machine por Heather Clancy 2008
- ^ El término fue acuñado en "Copia archivada" (PDF) . Archivado (PDF) desde el original el 6 de abril de 2012 . Consultado el 14 de diciembre de 2011 . Mantenimiento de CS1: copia archivada como título ( enlace ).
- ^ "Plataforma 2015: Procesador Intel® y evolución de la plataforma para la próxima década" (PDF) . 2 de marzo de 2005. Archivado (PDF) desde el original el 27 de abril de 2011.
- ^ Agarwal, Vikas; Hrishikesh, MS; Keckler, Stephen W .; Burger, Doug (10 al 14 de junio de 2000). "Frecuencia de reloj frente a IPC: el final del camino para las microarquitecturas convencionales" (PDF) . Actas del 27º Simposio Internacional Anual sobre Arquitectura de Computadoras . 27º Simposio Internacional Anual de Arquitectura de Computadores . Vancouver, BC . Consultado el 14 de julio de 2018 .
- ^ Rainer Waser (2012). Nanoelectrónica y Tecnología de la Información . John Wiley e hijos. pag. 790. ISBN 9783527409273. Archivado desde el original el 1 de agosto de 2016 . Consultado el 31 de marzo de 2014 .
- ^ Chris Jesshope y Colin Egan (2006). Avances en la arquitectura de sistemas informáticos: 11ª Conferencia de Asia y el Pacífico, ACSAC 2006, Shanghai, China, 6-8 de septiembre de 2006, Actas . Saltador. pag. 109. ISBN 9783540400561. Archivado desde el original el 1 de agosto de 2016 . Consultado el 31 de marzo de 2014 .
- ^ Ahmed Amine Jerraya y Wayne Wolf (2005). Sistemas multiprocesador en chips . Morgan Kaufmann. págs. 90–91. ISBN 9780123852519. Archivado desde el original el 1 de agosto de 2016 . Consultado el 31 de marzo de 2014 .
- ^ Celso C. Ribeiro y Simone L. Martins (2004). Algoritmos experimentales y eficientes: Tercer taller internacional, WEA 2004, Angra Dos Reis, Brasil, 25-28 de mayo de 2004, Actas, Volumen 3 . Saltador. pag. 529. ISBN 9783540220671. Archivado desde el original el 1 de agosto de 2016 . Consultado el 31 de marzo de 2014 .
- ^ "Los precios de SSD continúan cayendo, ¡ahora actualice su disco duro!" . MiniTool . 2018-09-03 . Consultado el 28 de marzo de 2019 .
- ^ Coppock, Mark (31 de enero de 2017). "Si está comprando o actualizando su PC, espere pagar más por la RAM" . www.digitaltrends.com . Consultado el 28 de marzo de 2019 .
- ^ "IBM primero en memoria IC" . Museo de Historia de la Computación . Consultado el 19 de junio de 2019 .
- ↑ a b Sah, Chih-Tang (octubre de 1988). "Evolución del transistor MOS-desde su concepción hasta VLSI" (PDF) . Actas del IEEE . 76 (10): 1280-1326 (1303). Código bibliográfico : 1988IEEEP..76.1280S . doi : 10.1109 / 5.16328 . ISSN 0018-9219 .
- ^ a b c d e "Finales de 1960: principios de la memoria MOS" (PDF) . Museo de Historia de Semiconductores de Japón . 2019-01-23 . Consultado el 27 de junio de 2019 .
- ^ a b c d e f g h "Una lista cronológica de productos Intel. Los productos están ordenados por fecha" (PDF) . Museo de Intel . Corporación Intel. Julio de 2005. Archivado desde el original (PDF) el 9 de agosto de 2007 . Consultado el 31 de julio de 2007 .
- ^ a b c d "Década de 1970: evolución de SRAM" (PDF) . Museo de Historia de Semiconductores de Japón . Consultado el 27 de junio de 2019 .
- ↑ a b Pimbley, J. (2012). Tecnología avanzada de proceso CMOS . Elsevier . pag. 7. ISBN 9780323156806.
- ^ "Memoria Intel" . Intel Vintage . Consultado el 6 de julio de 2019 .
- ^ a b Catálogo de datos de componentes (PDF) . Intel . 1978. p. 3 . Consultado el 27 de junio de 2019 .
- ^ "Puerta de silicio MOS 2102A" . Intel . Consultado el 27 de junio de 2019 .
- ^ a b "1978: SRAM CMOS rápido de doble pozo (Hitachi)" (PDF) . Museo de Historia de Semiconductores de Japón . Consultado el 5 de julio de 2019 .
- ^ a b c d e f g h i j k l "Memoria" . STOL (Tecnología de semiconductores en línea) . Consultado el 25 de junio de 2019 .
- ^ Isobe, Mitsuo; Uchida, Yukimasa; Maeguchi, Kenji; Mochizuki, T .; Kimura, M .; Hatano, H .; Mizutani, Y .; Tango, H. (octubre de 1981). "Una RAM estática 4K CMOS / SOS de 18 ns". Revista IEEE de circuitos de estado sólido . 16 (5): 460–465. Código bibliográfico : 1981IJSSC..16..460I . doi : 10.1109 / JSSC.1981.1051623 .
- ↑ Yoshimoto, M .; Anami, K .; Shinohara, H .; Yoshihara, T .; Takagi, H .; Nagao, S .; Kayano, S .; Nakano, T. (1983). "Una RAM CMOS completa de 64 Kb con estructura de línea de palabra dividida". 1983 IEEE International Solid-State Circuits Conference. Recopilación de artículos técnicos . XXVI : 58–59. doi : 10.1109 / ISSCC.1983.1156503 . S2CID 34837669 .
- ^ Havemann, Robert H .; Eklund, RE; Tran, Hiep V .; Haken, RA; Scott, DB; Fung, PK; Jamón, TE; Favreau, DP; Virkus, RL (diciembre de 1987). "Una tecnología SRAM BiCMOS de 0.8 # 181; m 256K". Reunión internacional de dispositivos electrónicos de 1987 : 841–843. doi : 10.1109 / IEDM.1987.191564 . S2CID 40375699 .
- ↑ Shahidi, Ghavam G .; Davari, Bijan ; Dennard, Robert H .; Anderson, CA; Chappell, BA; et al. (Diciembre de 1994). "Una temperatura ambiente de 0,1 µm CMOS en SOI". Transacciones IEEE en dispositivos electrónicos . 41 (12): 2405–2412. Código Bibliográfico : 1994ITED ... 41.2405S . doi : 10.1109 / 16.337456 .
- ^ a b c "Perfiles de empresas japonesas" (PDF) . Institución Smithsonian . 1996 . Consultado el 27 de junio de 2019 .
- ^ a b c d "Historia: década de 1990" . SK Hynix . Consultado el 6 de julio de 2019 .
- ^ "Intel: 35 años de innovación (1968-2003)" (PDF) . Intel. 2003 . Consultado el 26 de junio de 2019 .
- ^ La memoria DRAM de Robert Dennard history-computer.com
- ^ "Los fabricantes de Japón entran en el mercado de DRAM y se mejoran las densidades de integración" (PDF) . Museo de Historia de Semiconductores de Japón . Consultado el 27 de junio de 2019 .
- ↑ a b c d e f g h i j Gealow, Jeffrey Carl (10 de agosto de 1990). "Impacto de la tecnología de procesamiento en el diseño del amplificador de detección DRAM" (PDF) . CORE . Instituto de Tecnología de Massachusetts . págs. 149-166 . Consultado el 25 de junio de 2019 .
- ^ "Puerta de silicio MOS 2107A" . Intel . Consultado el 27 de junio de 2019 .
- ^ "Una de las RAM dinámicas de 16K más exitosas: la 4116" . Museo Nacional de Historia Americana . Institución Smithsonian . Consultado el 20 de junio de 2019 .
- ^ Libro de datos de memoria y guía de diseñadores (PDF) . Mostek . Marzo de 1979. págs. 9 y 183.
- ^ "La vanguardia de la tecnología IC: la primera RAM dinámica de 294,912 bits (288 K)" . Museo Nacional de Historia Americana . Institución Smithsonian . Consultado el 20 de junio de 2019 .
- ^ "Historia de la computadora para 1984" . Esperanza informática . Consultado el 25 de junio de 2019 .
- ^ "Resúmenes técnicos japoneses" . Resúmenes técnicos japoneses . Microfilms universitarios. 2 (3-4): 161. 1987.
El anuncio de 1M DRAM en 1984 inició la era de los megabytes.
- ↑ a b Robinson, Arthur L. (11 de mayo de 1984). "Los chips de memoria experimentales alcanzan 1 megabit: a medida que se hacen más grandes, las memorias se convierten en una parte cada vez más importante del negocio de los circuitos integrados, tecnológica y económicamente". Ciencia . 224 (4649): 590–592. doi : 10.1126 / science.224.4649.590 . ISSN 0036-8075 . PMID 17838349 .
- ^ Libro de datos de memoria MOS (PDF) . Texas Instruments . 1984. págs. 4-15 . Consultado el 21 de junio de 2019 .
- ^ "Fichas de gráficos famosos: TI TMS34010 y VRAM" . Sociedad de Informática IEEE . Consultado el 29 de junio de 2019 .
- ^ "Búfer de gráficos de doble puerto μPD41264 256K" (PDF) . NEC Electronics . Consultado el 21 de junio de 2019 .
- ^ "Circuito amplificador de detección para conmutar entradas plurales a baja potencia" . Patentes de Google . Consultado el 21 de junio de 2019 .
- ^ "Bellas técnicas CMOS crean 1M VSRAM" . Resúmenes técnicos japoneses . Microfilms universitarios. 2 (3-4): 161. 1987.
- ^ Hanafi, Hussein I .; Lu, Nicky CC; Chao, HH; Hwang, Wei; Henkels, WH; Rajeevakumar, TV; Terman, LM; Franch, Robert L. (octubre de 1988). "Una DRAM de alta velocidad de 20 ns y 128 kbit * 4 con una velocidad de datos de 330 Mbit / s". Revista IEEE de circuitos de estado sólido . 23 (5): 1140-1149. Código bibliográfico : 1988IJSSC..23.1140L . doi : 10.1109 / 4.5936 .
- ^ Rompiendo la barrera del gigabit, las DRAM en ISSCC presagian un impacto importante en el diseño del sistema. (memoria dinámica de acceso aleatorio; Conferencia internacional de circuitos de estado sólido; investigación y desarrollo de Hitachi Ltd. y NEC Corp.) Highbeam Business, 9 de enero de 1995
- ^ Scott, JF (2003). "Nano-Ferroeléctricos" . En Tsakalakos, Thomas; Ovid'ko, Ilya A .; Vasudevan, Asuri K. (eds.). Nanoestructuras: síntesis, propiedades funcionales y aplicación . Springer Science & Business Media . págs. 584-600 (597). ISBN 9789400710191.
- ^ "El nuevo Pseudo-SRAM de 32 Mb de Toshiba no es falso" . El ingeniero . 24 de junio de 2001 . Consultado el 29 de junio de 2019 .
- ^ "Un estudio de la industria DRAM" (PDF) . MIT . 8 de junio de 2010 . Consultado el 29 de junio de 2019 .
- ^ "Hoja de datos de KM48SL2000-7" . Samsung . Agosto de 1992 . Consultado el 19 de junio de 2019 .
- ^ a b "MSM5718C50 / MD5764802" (PDF) . Oki Semiconductor . Febrero de 1999 . Consultado el 21 de junio de 2019 .
- ^ "Especificaciones técnicas de Ultra 64". Próxima Generación . No. 14. Imagine Media . Febrero de 1996. p. 40.
- ^ "Direct RDRAM ™" (PDF) . Rambus . 12 de marzo de 1998 . Consultado el 21 de junio de 2019 .
- ^ a b "Samsung Electronics sale con SGRAM DDR de 16M superrápidos" . Samsung Electronics . Samsung . 17 de septiembre de 1998 . Consultado el 23 de junio de 2019 .
- ^ a b c "Samsung Electronics desarrolla la primera SDRAM de 128 Mb con opción de fabricación DDR / SDR" . Samsung Electronics . Samsung . 10 de febrero de 1999 . Consultado el 23 de junio de 2019 .
- ^ a b c "Samsung demuestra el primer prototipo de memoria DDR 3 del mundo" . Phys.org . 17 de febrero de 2005 . Consultado el 23 de junio de 2019 .
- ^ a b "Historia" . Samsung Electronics . Samsung . Consultado el 19 de junio de 2019 .
- ^ a b "EMOTION ENGINE® Y SINTETIZADOR GRÁFICO UTILIZADOS EN EL NÚCLEO DE PLAYSTATION® SE CONVIERTE EN UN CHIP" (PDF) . Sony . 21 de abril de 2003 . Consultado el 26 de junio de 2019 .
- ^ a b c d e f g "Historia: 2000" . SK Hynix . Consultado el 8 de julio de 2019 .
- ^ "Samsung desarrolla la SRAM DDR3 más rápida de la industria para aplicaciones de red y EDP de alto rendimiento" . Samsung Semiconductor . Samsung . 29 de enero de 2003 . Consultado el 25 de junio de 2019 .
- ^ "Elpida envía módulos DDR2 de 2GB" . El indagador . 4 de noviembre de 2003 . Consultado el 25 de junio de 2019 .
- ^ "Samsung muestra la primera SDRAM DDR2 de 2 Gigabit de la industria" . Samsung Semiconductor . Samsung . 20 de septiembre de 2004 . Consultado el 25 de junio de 2019 .
- ^ "ソ ニ ー 、 65 nm 対 応 の 半導体 設備 を 導入。 3 年 間 で 2000 億 円 の 投資" . pc.watch.impress.co.jp . Archivado desde el original el 13 de agosto de 2016.
- ^ Ingenieros de ATI a través de Dave Baumann de Beyond 3D
- ^ "Nuestra orgullosa herencia de 2000 a 2009" . Samsung Semiconductor . Samsung . Consultado el 25 de junio de 2019 .
- ^ "Los chips Samsung 50nm 2GB DDR3 son los más pequeños de la industria" . SlashGear . 29 de septiembre de 2008 . Consultado el 25 de junio de 2019 .
- ^ a b c d "Historia: década de 2010" . SK Hynix . Consultado el 8 de julio de 2019 .
- ^ "Nuestra orgullosa herencia desde 2010 hasta ahora" . Samsung Semiconductor . Samsung . Consultado el 25 de junio de 2019 .
- ^ "Samsung Electronics anuncia la primera DRAM LPDDR5 de 8 Gb de la industria para aplicaciones móviles 5G y con tecnología de inteligencia artificial" . Samsung . 17 de julio de 2018 . Consultado el 8 de julio de 2019 .
- ^ "Samsung da rienda suelta a una espaciosa memoria RAM DDR4 de 256 GB" . Hardware de Tom . 6 de septiembre de 2018 . Consultado el 21 de junio de 2019 .
- ^ Hoja de datos de HM5283206 . Hitachi . 11 de noviembre de 1994 . Consultado el 10 de julio de 2019 .
- ^ "Hitachi HM5283206FP10 8Mbit SGRAM" (PDF) . Institución Smithsonian . Consultado el 10 de julio de 2019 .
- ^ µPD481850 Hoja de datos . NEC . 6 de diciembre de 1994 . Consultado el 10 de julio de 2019 .
- ^ Memoria específica de la aplicación NEC . NEC . Otoño de 1995. p. 359 . Consultado el 21 de junio de 2019 .
- ^ Hoja de datos de UPD4811650 . NEC . Diciembre de 1997 . Consultado el 10 de julio de 2019 .
- ^ Takeuchi, Kei (1998). "RAM DE GRÁFICOS SINCRÓNICOS DE 16 M BITS: µPD4811650" . NEC Device Technology International (48) . Consultado el 10 de julio de 2019 .
- ^ "Samsung anuncia el primer SGRAM de 32 Mbit de 222 MHz del mundo para aplicaciones de redes y gráficos 3D" . Samsung Semiconductor . Samsung . 12 de julio de 1999 . Consultado el 10 de julio de 2019 .
- ^ a b "Samsung Electronics anuncia GDDR2 de 256 Mb compatible con JEDEC para gráficos 3D" . Samsung Electronics . Samsung . 28 de agosto de 2003 . Consultado el 26 de junio de 2019 .
- ^ "Hoja de datos de K4D553238F" . Samsung Electronics . Marzo de 2005 . Consultado el 10 de julio de 2019 .
- ^ "Samsung Electronics desarrolla la primera DRAM de gráficos GDDR4 ultrarrápida de la industria" . Samsung Semiconductor . Samsung . 26 de octubre de 2005 . Consultado el 8 de julio de 2019 .
- ^ "Hoja de datos de K4W1G1646G-BC08" (PDF) . Samsung Electronics . Noviembre de 2010 . Consultado el 10 de julio de 2019 .
- ^ Shilov, Anton (29 de marzo de 2016). "Micron comienza a muestrear la memoria GDDR5X, revela especificaciones de chips" . AnandTech . Consultado el 16 de julio de 2019 .
- ↑ a b Shilov, Anton (19 de julio de 2017). "Samsung aumenta los volúmenes de producción de chips HBM2 de 8 GB debido a la creciente demanda" . AnandTech . Consultado el 29 de junio de 2019 .
- ^ "HBM" . Samsung Semiconductor . Samsung . Consultado el 16 de julio de 2019 .
- ^ "Samsung Electronics comienza a producir el primer GDDR6 de 16 Gigabit de la industria para sistemas gráficos avanzados" . Samsung . 18 de enero de 2018 . Consultado el 15 de julio de 2019 .
- ^ Killian, Zak (18 de enero de 2018). "Samsung enciende sus fundiciones para la producción en masa de memoria GDDR6" . Informe técnico . Consultado el 18 de enero de 2018 .
- ^ "Samsung comienza a producir la memoria GDDR6 más rápida del mundo" . Wccftech . 18 de enero de 2018 . Consultado el 16 de julio de 2019 .
enlaces externos
- Medios relacionados con RAM en Wikimedia Commons
