TILE64 [1] es un procesador multinúcleo VLIW ISA fabricado por Tilera . Consiste en una red de malla de 64 "mosaicos", donde cada mosaico alberga un procesador de propósito general , caché y un enrutador sin bloqueo , que el mosaico utiliza para comunicarse con los otros mosaicos en el procesador.
Información general | |
---|---|
Lanzado | 2007 |
Fabricante (s) común (es) | |
Actuación | |
Max. Frecuencia de reloj de la CPU | 600 MHz a 900 MHz |
Arquitectura y clasificación | |
Min. tamaño de la característica | 45 nm a 90 nm |
Especificaciones físicas | |
Núcleos |
|
Los núcleos de canalización corta , en orden y de tres problemas implementan un conjunto de instrucciones VLIW [2] inspirado en MIPS . Cada núcleo tiene un archivo de registro y tres unidades funcionales: dos unidades aritméticas lógicas enteras y una unidad de almacenamiento de carga . Cada uno de los núcleos ("mosaico") tiene sus propios cachés L1 y L2 más un caché L3 virtual general que es un agregado de todos los cachés L2. [3] Un núcleo puede ejecutar un sistema operativo completo por sí solo o se pueden usar varios núcleos para ejecutar un sistema operativo simétrico de multiprocesamiento.
TILE64 tiene cuatro controladores DDR2 , dos interfaces Ethernet de 10 gigabits , dos interfaces PCIe de cuatro carriles y una interfaz de entrada / salida "flexible", que se puede configurar por software para manejar varios protocolos. El procesador se fabrica mediante un proceso de 90 nm y funciona a velocidades de 600 a 900 MHz.
Según el CTO y cofundador Anant Agarwal , Tilera apuntará el chip a los mercados de equipos de red y video digital donde las demandas de procesamiento informático son altas. [4]
Se agregó soporte para la arquitectura TILE64 a la versión 2.6.36 [5] del kernel de Linux , pero se eliminó en la versión 4.16 del kernel. [6] Existe un back-end LLVM no oficial para Tilera. [7]
Referencias
- ^ Keckler, Stephen W .; Olukotun, Kunle; Peter Hofstee, H. (29 de agosto de 2009). Procesadores y sistemas multinúcleo: Google Books . ISBN 9781441902634.
- ^ https://stackoverflow.com/questions/6515358/what-instruction-set-is-used-by-tilera-microprocessors
- ^ Kingman, Henry (20 de agosto de 2007). "El procesador masivamente multinúcleo funciona con Linux" . linuxdevices.com. Archivado desde el original el 6 de septiembre de 2012.
- ^ Boslet, Mark (20 de agosto de 2007). "Puesta en marcha de Tilera para dar a conocer el chip de 64 núcleos" . Noticias de San José Mercury . Archivado desde el original el 12 de noviembre de 2007.
- ^ "Soporte de arquitectura Tilera" . Kernel Newbies. 20 de octubre de 2010.
- ^ Simon Sharwood (3 de abril de 2018). "Llega Linux 4.16, borra ocho CPU y sigue derritiendo Meltdown" . theregister.co.uk . Publicación de situaciones. Archivado desde el original el 3 de abril de 2018 . Consultado el 3 de abril de 2018 .
- ^ Tilera TILE64 Back-End para LLVM publicado // Phoronix , 6 de septiembre de 2012
enlaces externos
- Sitio web de Tilera
- El inicio del MIT eleva la barra multinúcleo con una nueva CPU de 64 núcleos
- Los fabricantes de chips tienen como objetivo desatascar las rutas de datos en archive.today (archivado 2013-01-19)