El proceso de 10 μm es el nivel de tecnología de proceso de semiconductores MOSFET que se alcanzó comercialmente alrededor de 1971, [1] [2] por empresas líderes de semiconductores como RCA e Intel .
En 1960, el ingeniero egipcio Mohamed M. Atalla y el ingeniero coreano Dawon Kahng , mientras trabajaban en Bell Labs , demostraron los primeros transistores MOSFET con longitudes de compuerta de 20 μm y luego de 10 μm. [3] [4] En 1969, Intel introdujo el chip 1101 MOS SRAM con un proceso de 12 μm. [5] [6] [7]
Productos con proceso de fabricación de 10 μm
- La serie de circuitos integrados CD4000 de RCA comenzó con un proceso de 20 μm en 1968, antes de reducir gradualmente la escala y finalmente alcanzar los 10 μm en los próximos años. [8]
- Intel 1103 , uno de los primeros chips de memoria dinámica de acceso aleatorio (DRAM) lanzado en 1970, utilizaba un proceso de 8 μm. [9]
- La CPU Intel 4004 lanzada en 1971 se fabricó mediante un proceso de 10 μm. [10]
- La CPU Intel 8008 lanzada en 1972 se fabricó utilizando este proceso. [11]
Referencias
- ↑ Mueller, S (21 de julio de 2006). "Microprocesadores desde 1971 hasta la actualidad" . informIT . Consultado el 11 de mayo de 2012 . CS1 maint: parámetro desalentado ( enlace )
- ^ Myslewski, R (15 de noviembre de 2011). "¡Feliz cumpleaños número 40, Intel 4004!" . El registro. Archivado desde el original el 27 de abril de 2015 . Consultado el 19 de abril de 2015 . CS1 maint: parámetro desalentado ( enlace )
- ^ Lojek, Bo (2007). Historia de la Ingeniería de Semiconductores . Springer Science & Business Media . págs. 321–3. ISBN 9783540342588.
- ^ Voinigescu, Sorin (2013). Circuitos integrados de alta frecuencia . Prensa de la Universidad de Cambridge . pag. 164. ISBN 9780521873024.
- ^ "Una lista cronológica de productos Intel. Los productos están ordenados por fecha" (PDF) . Museo de Intel . Corporación Intel. Julio de 2005. Archivado desde el original (PDF) el 9 de agosto de 2007 . Consultado el 31 de julio de 2007 . CS1 maint: parámetro desalentado ( enlace )
- ^ "Década de 1970: evolución de SRAM" (PDF) . Museo de Historia de Semiconductores de Japón . Consultado el 27 de junio de 2019 . CS1 maint: parámetro desalentado ( enlace )
- ^ Pimbley, J. (2012). Tecnología avanzada de proceso CMOS . Elsevier . pag. 7. ISBN 9780323156806.
- ^ Lojek, Bo (2007). Historia de la Ingeniería de Semiconductores . Springer Science & Business Media . pag. 330. ISBN 9783540342588.
- ^ Lojek, Bo (2007). Historia de la Ingeniería de Semiconductores . Springer Science & Business Media . págs. 362–363. ISBN 9783540342588.
El i1103 se fabricó en un proceso P-MOS de puerta de silicio de 6 máscaras con características mínimas de 8 μm. El producto resultante tenía un tamaño de celda de memoria de 2, 400 μm, un tamaño de matriz de poco menos de 10 mm 2 y se vendía por alrededor de $ 21.
- ^ "Historia del microprocesador Intel - Listoid" . Archivado desde el original el 27 de abril de 2015 . Consultado el 19 de abril de 2015 . CS1 maint: parámetro desalentado ( enlace )
- ^ "Historia del microprocesador Intel - Listoid" . Archivado desde el original el 27 de abril de 2015 . Consultado el 19 de abril de 2015 . CS1 maint: parámetro desalentado ( enlace )
enlaces externos
- Breve cronología del desarrollo de microprocesadores
Precedido por un proceso de 20 μm | Proceso de fabricación de dispositivos semiconductores MOSFET | Sucedido por un proceso de 6 μm |