motorola 68020
El Motorola 68020 (" sesenta y ocho-oh-veinte ", " sesenta y ocho-oh-dos-oh " o " seis-ocho-oh-dos-oh ") es un microprocesador de 32 bits de Motorola , lanzado en 1984 También se puso a disposición una versión de menor costo, conocida como 68EC020 . De acuerdo con las prácticas de nomenclatura comunes a los diseños de Motorola, el 68020 generalmente se conoce como "020", pronunciado "oh-dos-oh" o "oh-veinte".
El 68020 tiene buses de datos y direcciones internos y externos de 32 bits, en comparación con los primeros modelos 680x0 con buses de datos de 16 bits y de direcciones de 24 bits. La ALU del 68020 también es nativa de 32 bits, por lo que puede realizar operaciones de 32 bits en un ciclo de reloj, mientras que la 68000 tomó un mínimo de dos ciclos de reloj debido a su ALU de 16 bits. Los métodos de empaque más nuevos permitieron que el '020 presentara más pines externos sin el gran tamaño que requería el método anterior de empaque dual en línea . El 68EC020 redujo el costo a través de un bus de direcciones de 24 bits. El 68020 se produjo a velocidades que van desde 12 MHz a 33 MHz.
El 68020 tiene una unidad lógica aritmética (ALU) de 32 bits, datos externos de 32 bits y buses de direcciones. Agrega instrucciones adicionales y modos de direccionamiento adicionales. El 68020 (y el 68030) tiene una canalización adecuada de tres etapas. Aunque el 68010 tenía un "modo de bucle", que aceleraba los bucles a través de lo que efectivamente era un pequeño caché de instrucciones, contenía solo dos instrucciones cortas y, por lo tanto, se usaba poco. El 68020 reemplazó esto con un caché de instrucciones adecuado de 256 bytes, el primer procesador de la serie 68k que presenta una verdadera memoria caché en chip.
Los procesadores 68000 y 68010 anteriores solo podían acceder a datos de palabras (16 bits) y palabras largas (32 bits) en la memoria si estaban alineados con las palabras (ubicados en una dirección par). El 68020 no tiene restricciones de alineación en el acceso a datos. Naturalmente, los accesos no alineados son más lentos que los accesos alineados porque requieren un acceso de memoria adicional.
El 68020 tiene una pequeña memoria caché de instrucciones de asignación directa de 256 bytes, organizada como 64 entradas de cuatro bytes. Aunque pequeño, marcó una diferencia significativa en el rendimiento de muchas aplicaciones. La disminución resultante en el tráfico de autobuses fue particularmente importante en los sistemas que dependen en gran medida de DMA .
El 68020 tiene una interfaz de coprocesador que admite hasta ocho coprocesadores. La CPU principal reconoce las instrucciones de "línea F" (con los cuatro bits de código de operación más significativos, todos uno) y utiliza ciclos de bus especiales para interactuar con un coprocesador para ejecutar estas instrucciones. Se definieron dos tipos de coprocesadores: unidades de punto flotante ( FPU MC68881 o MC68882 ) y la unidad de gestión de memoria paginada ( PMMU MC68851 ). Solo se puede usar una PMMU con una CPU. En principio, se podrían usar múltiples FPU con una CPU, pero no se hacía comúnmente. La interfaz del coprocesador es asíncrona, por lo que es posible ejecutar los coprocesadores a una frecuencia de reloj diferente a la de la CPU.
