Puerto de gráficos acelerados
El puerto de gráficos acelerado ( AGP ) es un estándar de tarjeta de expansión paralelo , diseñado para conectar una tarjeta de video a un sistema informático para ayudar en la aceleración de gráficos de computadora en 3D . Originalmente fue diseñado como sucesor de las conexiones tipo PCI para tarjetas de video. Desde 2004, AGP se ha eliminado progresivamente a favor de PCI Express (PCIe), que es en serie , en lugar de paralelo; a mediados de 2008, las tarjetas PCI Express dominaban el mercado y solo unos pocos modelos AGP estaban disponibles, [1] Con los fabricantes de GPU y los socios de placas complementarias, eventualmente abandonaron el soporte para la interfaz a favor de PCI Express.
A medida que las computadoras se orientaron cada vez más hacia los gráficos, las sucesivas generaciones de adaptadores de gráficos comenzaron a superar los límites de PCI , un bus con ancho de banda compartido. Esto condujo al desarrollo de AGP, un "bus" dedicado a los adaptadores de gráficos.
AGP se basa en gran medida en PCI y, de hecho, el bus AGP es un superconjunto del bus PCI convencional , y las tarjetas AGP deben actuar como tarjetas PCI.
La principal ventaja de AGP sobre PCI es que proporciona una ruta dedicada entre la(s) ranura(s) y el procesador en lugar de compartir el bus PCI. Además de la falta de contención por el bus, la conexión directa permite velocidades de reloj más altas.
El segundo cambio importante es que AGP usa transacciones divididas, donde las fases de dirección y datos de una transacción PCI están separadas. La tarjeta puede enviar muchas fases de dirección y el host las procesa en orden. Esto evita largas demoras, con el bus inactivo, durante las operaciones de lectura.
En tercer lugar, se simplifica el protocolo de enlace del bus PCI. A diferencia de las transacciones de bus PCI cuya longitud se negocia ciclo por ciclo utilizando las señales FRAME# y STOP#, las transferencias AGP siempre tienen una longitud múltiplo de 8 bytes y la longitud total se incluye en la solicitud. Además, en lugar de utilizar las señales IRDY# y TRDY# para cada palabra, los datos se transfieren en bloques de cuatro ciclos de reloj (32 palabras a una velocidad AGP de 8x) y solo se permiten pausas entre bloques.
