La lógica AND-OR-Invert (AOI) y las puertas AOI son funciones lógicas compuestas (o complejas) de dos niveles construidas a partir de la combinación de una o más puertas AND seguidas de una puerta NOR . La construcción de celdas AOI es particularmente eficiente usando tecnología CMOS donde el número total de puertas de transistores se puede comparar con la misma construcción usando lógica NAND o lógica NOR . El complemento de la lógica AOI es la lógica OR-AND-Invert (OAI) donde las puertas OR preceden a una puerta NAND.
Operaciones lógicas
Las puertas AOI realizan una o más operaciones AND seguidas de una operación OR y luego una inversión.
2-2 puerta AOI
La puerta 2-2 AOI se puede representar mediante la siguiente ecuación booleana y tabla de verdad :
2-2 AOI | ||||
ENTRADA A B C D | SALIDA Q | |||
0 | 0 | 0 | 0 | 1 |
0 | 0 | 0 | 1 | 1 |
0 | 0 | 1 | 0 | 1 |
0 | 0 | 1 | 1 | 0 |
0 | 1 | 0 | 0 | 1 |
0 | 1 | 0 | 1 | 1 |
0 | 1 | 1 | 0 | 1 |
0 | 1 | 1 | 1 | 0 |
1 | 0 | 0 | 0 | 1 |
1 | 0 | 0 | 1 | 1 |
1 | 0 | 1 | 0 | 1 |
1 | 0 | 1 | 1 | 0 |
1 | 1 | 0 | 0 | 0 |
1 | 1 | 0 | 1 | 0 |
1 | 1 | 1 | 0 | 0 |
1 | 1 | 1 | 1 | 0 |
2-1 puerta AOI
La puerta 2-1 AOI se puede representar mediante la siguiente ecuación booleana y tabla de verdad:
2-1 AOI | |||
ENTRADA A B C | SALIDA Q | ||
0 | 0 | 0 | 1 |
0 | 0 | 1 | 1 |
0 | 1 | 0 | 1 |
0 | 1 | 1 | 0 |
1 | 0 | 0 | 0 |
1 | 0 | 1 | 0 |
1 | 1 | 0 | 0 |
1 | 1 | 1 | 0 |
Implementación electrónica
Las puertas AND-OR-INVERT (AOI) y OAI se pueden implementar fácilmente en circuitos CMOS . Las puertas AOI tienen la ventaja particular de que el número total de transistores (o puertas) es menor que si las funciones AND, NOT y OR se implementaran por separado. Esto da como resultado una mayor velocidad, una potencia reducida, un área más pequeña y un costo de fabricación potencialmente menor. Por ejemplo, una puerta AOI 2-1 se puede construir con 6 transistores en CMOS en comparación con 10 transistores usando una puerta NAND de 2 entradas (4 transistores), un inversor (2 transistores) y una puerta NOR de 2 entradas (4 transistores ).
En la lógica NMOS , la mitad inferior del circuito CMOS se usa en combinación con un dispositivo de carga o un transistor pull-up (típicamente una carga de agotamiento o una carga dinámica ).
Las puertas AOI son igualmente eficientes en lógica transistor-transistor (TTL).
- Ejemplos de
Familia lógica TTL de la serie 7400 : (en décadas pasadas, varias piezas AOI estaban disponibles en la familia 7400, pero actualmente la mayoría son obsoletas)
- SN5450 = puerta doble 2-2 AOI, una es ampliable [2] (SN54 es la versión militar de SN74)
- SN74LS51 = 2-2 puerta AOI y 3-3 puerta AOI [1]
- SN54LS54 = puerta única AOI 2-3-3-2 [3]
Familia lógica CMOS serie 4000 :
Ver también
Referencias
- ^ a b "Hoja de datos SN74LS51" . Texas Instruments . 1988. Archivado (PDF) desde el original el 30 de noviembre de 2020.
- ^ "Hoja de datos SN5450" . Texas Instruments . 1988. Archivado (PDF) desde el original el 26 de julio de 2018.
- ^ "Hoja de datos SN54LS54" . Texas Instruments . 1988. Archivado (PDF) desde el original el 5 de marzo de 2018.
- ^ "Hoja de datos CD4048B" . Texas Instruments . 2003. Archivado (PDF) desde el original el 5 de marzo de 2019.
- ^ "Hoja de datos CD4085B" . Texas Instruments . 2003. Archivado (PDF) desde el original el 3 de marzo de 2019.
- ^ "Hoja de datos CD4086B" . Texas Instruments . 2003. Archivado (PDF) desde el original el 15 de abril de 2019.
- Yesca, Richard F. (2000). Diseño digital de ingeniería: segunda edición revisada . págs. 317–319. ISBN 0-12-691295-5. Consultado el 4 de julio de 2008 . CS1 maint: parámetro desalentado ( enlace )
- John, Michael (1997). Circuitos integrados de aplicaciones específicas . Consultado el 4 de julio de 2008 . CS1 maint: parámetro desalentado ( enlace )