Los circuitos adiabáticos son circuitos de baja potencia que utilizan "lógica reversible" para conservar energía. [1]
A diferencia de los circuitos CMOS tradicionales , que disipan energía durante la conmutación, los circuitos adiabáticos reducen la disipación siguiendo dos reglas clave:
- Nunca encienda un transistor cuando haya un potencial de voltaje entre la fuente y el drenaje .
- Nunca apague un transistor cuando la corriente fluya a través de él.
Historia
"Adiabático" es un término de origen griego que ha pasado la mayor parte de su historia asociado a la termodinámica clásica . Se refiere a un sistema en el que se produce una transición sin que se pierda o se gane energía (generalmente en forma de calor) del sistema. En el contexto de los sistemas electrónicos, en lugar del calor, se conserva la carga electrónica. Por lo tanto, un circuito adiabático ideal funcionaría sin pérdida o ganancia de carga electrónica.
El primer uso del término "adiabático" en el contexto de los circuitos parece remontarse a un artículo presentado en 1992 en el Segundo Taller de Física y Computación. Aunque una sugerencia anterior de la posibilidad de recuperación de energía fue hecha por Charles H. Bennett , donde en relación con la energía utilizada para realizar el cálculo, se declaró "Esta energía podría, en principio, puede guardar y volver a utilizar".
Definición
Etimología del término "lógica adiabática". Debido a la segunda ley de la termodinámica , no es posible convertir completamente la energía en trabajo útil. Sin embargo, el término "lógica adiabática" se utiliza para describir familias lógicas que teóricamente podrían operar sin pérdidas. El término "lógica cuasi adiabática" se utiliza para describir la lógica que opera con una potencia menor que la lógica CMOS estática, pero que todavía tiene algunas pérdidas teóricas no adiabáticas. En ambos casos, la nomenclatura se utiliza para indicar que estos sistemas son capaces de funcionar con una disipación de energía sustancialmente menor que los circuitos CMOS estáticos tradicionales.
Principios
Hay varios principios importantes que comparten todos estos sistemas adiabáticos de baja potencia. Estos incluyen solo encender los interruptores cuando no hay diferencia de potencial entre ellos, solo apagar los interruptores cuando no fluye corriente a través de ellos y usar una fuente de alimentación que sea capaz de recuperar o reciclar energía en forma de carga eléctrica. Para lograr esto, en general, las fuentes de alimentación de los circuitos lógicos adiabáticos han utilizado carga de corriente constante (o una aproximación a la misma), en contraste con los sistemas no adiabáticos más tradicionales que generalmente han utilizado carga de voltaje constante desde una fuente de alimentación de voltaje fijo.
Fuente de alimentación
Las fuentes de alimentación de los circuitos lógicos adiabáticos también han utilizado elementos de circuito capaces de almacenar energía. Esto se hace a menudo usando inductores, que almacenan la energía convirtiéndola en flujo magnético . Hay una serie de sinónimos que han sido utilizados por otros autores para referirse a los sistemas de tipo lógico adiabático, estos incluyen: "lógica de recuperación de carga", "lógica de reciclaje de carga", "lógica de reloj", "lógica de recuperación de energía" y " lógica de reciclaje de energía ". Debido a los requisitos de reversibilidad para que un sistema sea completamente adiabático, la mayoría de estos sinónimos en realidad se refieren y pueden usarse indistintamente para describir sistemas cuasi adiabáticos. Estos términos son sucintos y se explican por sí mismos, por lo que el único término que merece una explicación más detallada es "lógica impulsada por reloj". Esto se ha utilizado porque muchos circuitos adiabáticos utilizan una fuente de alimentación y un reloj combinados, o un "reloj de potencia". Se trata de una fuente de alimentación variable, generalmente multifásica, que controla el funcionamiento de la lógica suministrándole energía y, posteriormente, recuperándola.
Debido a que los inductores de alto Q no están disponibles en CMOS, los inductores deben estar fuera del chip, por lo que la conmutación adiabática con inductores se limita a diseños que usan solo unos pocos inductores. La carga gradual cuasi adiabática evita los inductores por completo al almacenar la energía recuperada en los condensadores. [2] [3] La carga escalonada (SWC) puede utilizar condensadores en chip. [4] : 26
La lógica asincrrobática, introducida en 2004, [4] : 51 es un estilo de diseño de familia de lógica CMOS que utiliza carga interna por pasos que intenta combinar los beneficios de baja potencia de las ideas aparentemente contradictorias de la "lógica accionada por reloj" (circuitos adiabáticos) y " circuitos sin relojes "( circuitos asincrónicos ). [4] : 3 [5] [6]
Circuitos adiabáticos CMOS
Existen algunos enfoques clásicos para reducir la potencia dinámica, como reducir el voltaje de suministro, disminuir la capacitancia física y reducir la actividad de conmutación. Estas técnicas no son lo suficientemente adecuadas para satisfacer los requisitos de energía actuales. Sin embargo, la mayoría de las investigaciones se han centrado en la construcción de lógica adiabática, que es un diseño prometedor para aplicaciones de baja potencia.
La lógica adiabática trabaja con el concepto de actividades de conmutación que reduce la potencia devolviendo la energía almacenada al suministro. Por lo tanto, el término lógica adiabática se usa en circuitos VLSI de baja potencia que implementan lógica reversible. En esto, los principales cambios de diseño se centran en el reloj de potencia, que juega un papel vital en el principio de funcionamiento. Cada fase del reloj de potencia permite al usuario lograr las dos reglas de diseño principales para el diseño del circuito adiabático.
- Nunca encienda un transistor si hay un voltaje a través de él (VDS> 0)
- Nunca apague un transistor si hay una corriente a través de él (IDS ≠ 0)
- Nunca pase corriente a través de un diodo
Si se dan estas condiciones con respecto a las entradas, en las cuatro fases del reloj de potencia, la fase de recuperación restaurará la energía al reloj de potencia, resultando en un ahorro energético considerable. Sin embargo, se perpetúan algunas complejidades en el diseño de la lógica adiabática. Dos de esas complejidades, por ejemplo, son la implementación de circuitos para fuentes de energía que varían en el tiempo y la implementación computacional por estructuras de circuito de baja sobrecarga debe seguirse.
Hay dos grandes desafíos de los circuitos de recuperación de energía; primero, lentitud en términos de los estándares actuales, segundo, requiere ~ 50% de más área que el CMOS convencional, y los diseños de circuitos simples se vuelven complicados.
Ver también
Referencias
- ↑ Gojman, Benjamin (8 de agosto de 2004). "Lógica adiabática" (PDF) . Consultado el 8 de febrero de 2018 .
- ^ Schrom, Gerhard (junio de 1998). "Tecnología CMOS de ultrabajo consumo" . www.iue.tuwien.ac.at (tesis). Fakultät für Elektrotechnik, Technische Universität Wien. CMOS adiabático . Consultado el 18 de marzo de 2018 .
- ^ Teichmann, Philip (29 de octubre de 2011). Lógica adiabática: tendencia futura y perspectiva a nivel del sistema . Springer Science & Business Media . pag. 65. ISBN 9789400723450.
- ^ a b c Willingham, David John (2010). "Lógica asincrrobática para diseño VLSI de baja potencia" . westminsterresearch.wmin.ac.uk . Consultado el 18 de marzo de 2018 .
- ^ Willingham, David John; Kale, I. (2004). Lógica asincrónica, cuasi-adiabática (asincrrobática) para aplicaciones de ancho de datos muy amplio de baja potencia . doi : 10.1109 / ISCAS.2004.1329257 .
- ^ Willingham, David John; Kale, I. (2008). Un sistema para calcular el máximo común denominador implementado utilizando la lógica asincrrobática . doi : 10.1109 / NORCHP.2008.4738310 .
Otras lecturas
- Reynders, Nele; Dehaene, Wim (2015). Diseño de ultra bajo voltaje de circuitos digitales energéticamente eficientes . Circuitos analógicos y procesamiento de señales (ACSP) (1 ed.). Cham, Suiza: Springer International Publishing AG Suiza . págs. 72–74. doi : 10.1007 / 978-3-319-16136-5 . ISBN 978-3-319-16135-8. ISSN 1872-082X . LCCN 2015935431 .
enlaces externos
- Cálculo de energía asintóticamente cero mediante la lógica de recuperación de carga de nivel dividido