El proyecto Berkeley IRAM fue un proyecto de investigación de 1996-2004 en la División de Ciencias de la Computación de la Universidad de California, Berkeley, que exploró la arquitectura de la computadora habilitada por el amplio ancho de banda entre la memoria y el procesador que se hace posible cuando ambos están diseñados en el mismo circuito integrado (chip) . [1] Dado que se imaginó que dicho chip consistiría principalmente en memoria de acceso aleatorio (RAM), con una parte más pequeña necesaria para la unidad central de procesamiento (CPU), el equipo de investigación utilizó el término "RAM inteligente" (o IRAM ) para describir un chip con esta arquitectura. [2] [3] Como la máquina Jen el MIT, el objetivo principal de la investigación era evitar el cuello de botella de Von Neumann que ocurre cuando la conexión entre la memoria y la CPU es un bus de memoria relativamente estrecho entre circuitos integrados separados.
Con fuertes presiones competitivas, la tecnología empleada para cada componente de un sistema informático, principalmente CPU, memoria y almacenamiento fuera de línea, generalmente se selecciona para minimizar el costo necesario para lograr un determinado nivel de rendimiento. Aunque tanto el microprocesador como la memoria se implementan como circuitos integrados, la tecnología predominante utilizada para cada uno es diferente; La tecnología de microprocesador optimiza la velocidad y la tecnología de memoria optimiza la densidad. Por esta razón, la integración de la memoria y el procesador en el mismo chip se ha limitado (en su mayor parte) a la memoria estática de acceso aleatorio (SRAM), que puede implementarse utilizando tecnología de circuito optimizada para el rendimiento lógico, en lugar de la más densa y memoria dinámica de acceso aleatorio de menor costo(DRAM), que no lo es. El acceso del microprocesador a la memoria fuera del chip cuesta tiempo y energía, sin embargo, limita significativamente el rendimiento del procesador. Por esta razón, se ha desarrollado una arquitectura de computadora que emplea una jerarquía de sistemas de memoria, en la que la memoria estática se integra con el microprocesador para el almacenamiento (o caché) temporal y fácilmente accesible de datos que también se retienen fuera del chip en DRAM. [4]Dado que la memoria caché en chip es redundante, su presencia aumenta el costo y la potencia. El propósito del proyecto de investigación de IRAM era encontrar si (en algunas aplicaciones informáticas) se podía lograr una mejor compensación entre costo y rendimiento con una arquitectura en la que DRAM se integrara en el chip con el procesador, eliminando así la necesidad de un caché de memoria estática redundante, a pesar de que la tecnología utilizada no era óptima para la implementación de DRAM.
Si bien es justo decir que Berkeley IRAM no logró el reconocimiento que recibió Berkeley RISC , el proyecto IRAM fue sin embargo influyente. Aunque las propuestas iniciales de IRAM se centraron en las compensaciones entre CPU y DRAM, la investigación de IRAM llegó a concentrarse en conjuntos de instrucciones vectoriales. Sus publicaciones fueron los primeros defensores de la incorporación de procesamiento vectorial y conjuntos de instrucciones vectoriales en microprocesadores, y varios microprocesadores comerciales, como Intel Advanced Vector Extensions (AVX), adoptaron posteriormente extensiones de conjuntos de instrucciones de procesamiento vectorial.