El sumador de Brent-Kung ( BKA o BK ), propuesto en 1982, [1] es un diseño de sumador binario avanzado , que tiene una profundidad de nivel de puerta de.
Introducción
El sumador de Brent-Kung es una forma de sumador de prefijo paralelo (PPA) de sumador de acarreo anticipado (CLA). Propuesto por Richard Peirce Brent y Hsiang Te Kung en 1982, introdujo una mayor regularidad en la estructura del sumador y tiene menos congestión de cableado que conduce a un mejor rendimiento y menos área de viruta necesaria para implementar en comparación con el sumador Kogge-Stone (KSA). También es mucho más rápido que los sumadores de transporte de ondas (RCA).
Los sumadores de acarreo de ondulación fueron los sumadores de múltiples bits iniciales que se desarrollaron en los primeros días y recibieron su nombre del efecto de ondulación que produjo el acarreo mientras se propagaba de derecha a izquierda. El tiempo necesario para la adición fue directamente proporcional a la longitud del bit que se agregó. Esto es inverso en los sumadores de Brent-Kung, donde el acarreo se calcula en paralelo, reduciendo así el tiempo de adición drásticamente. Se han realizado más trabajos en sumadores Brent-Kung y otros sumadores paralelos para reducir el consumo de energía y el área del chip, así como para aumentar la velocidad, lo que los hace adecuados para diseños de baja potencia.
Un sumador Brent-Kung es un sumador paralelo realizado en un diseño regular con el objetivo de minimizar el área de viruta y facilitar la fabricación. La adición de un número de n bits se puede realizar a tiempo con un tamaño de chip de área lo que lo convierte en un sumador de buena elección con restricciones en el área y maximizando el rendimiento. Su simetría y estructura de construcción regular reducen los costos de producción de manera efectiva y permiten su uso en arquitecturas de tuberías. En los sumadores paralelos, la ruta crítica se decide mediante el cálculo del acarreo desde el sumador del bit menos significativo (LSB) al sumador del bit más significativo (MSB), por lo tanto, los esfuerzos se centran en reducir la ruta crítica para que el acarreo llegue al MSB.
Esquema básico del modelo
En general, la mayoría de los sumadores usan el acarreo y los bits correspondientes de dos números (A y B) para obtener el bit de suma correspondiente y el acarreo, con sumadores de acarreo de rizo tomando tiempo para que el transporte llegue a MSB.
- Considerando que A = a n a n-1 … a 1 y B = b n b n-1 … b 1 ambos son números binarios de n bits.
- Siendo la suma S = s n + 1 s n … s 1 y el acarreo generado en cada etapa, C = c n … c 0 se transferirá a las siguientes etapas.
- Para RCA, c 0 = 0 , yi el bit de suma y el bit de acarreo generados son c i = g i ∨ (a i ∧ c i-1 ) ∨ (b i ∧ c i-1 ),
s i = a i ⊕ b i ⊕ c i-1 para i = 1, 2,… n
s n + 1 = c n respectivamente. - Es posible transformar el acarreo de rizado anterior en acarreo anticipado (CLA) definiendo el bit de acarreo i como c 0 = 0,
c i = (a i ∧ b i ) ∨ (p i ∧ c i-1 ) donde
g yo = una yo ∧ segundo yo y p yo = una yo ⊕ segundo yo para yo = 1, 2,… n. p y g se conocen como acarreo, propagación y acarreo, generación. Esto corresponde al hecho de que el acarreo c i es generado por a i y b i o se propaga desde el acarreo anterior c i-1 .
Brent y Kung transformaron aún más la generación de acarreo y la propagación al definir un operador o como
(a 1 , b 1 ) o (a 2 , b 2 ) = (a 1 ∨ (b 1 ∧ a 2 ), b 1 ∧ b 2 ) .
- También definieron una función (G i , P i ) = (g 1 , p 1 ) para i = 1;
de lo contrario (gi, pi) o (Gi-1, Pi-1) para i = 2, 3,… n. Se puede derivar que G i en la función es equivalente a c i . Además (G n , P n ) se puede escribir de forma no recursiva como = (g n , p n ) o (g n-1 , p n-1 ) o… o (g 1 , p 1 ) .
Aprovechando la asociatividad del operador o (G n , P n ) se puede calcular en forma de árbol.
El diseño de los nodos blancos es obvio, ya que solo almacenan en búfer los g i y p i , y los nodos negros realizan la operación definida por el operador o , que es similar a un sumador de un bit.
- Esta propagación de acarreo en forma de árbol reduce su ruta crítica a la de la altura del árbol. Como la altura del árbol de transporte puede ser de un máximo de, la ruta crítica del sumador paralelo de Brent-Kung también es , que es mejor que el rendimiento de sumador normal de . El diseño basado en árboles también reduce el área del chip y el cableado redundante requerido en los sumadores generales basados en CLA.
Etapa de procesamiento final
Usando la propagación de acarreo y la transformación de generación para calcular la suma y el acarreo que utilizan Brent y Kung, el rendimiento del sumador aumenta considerablemente y también conduce a un aumento en la regularidad. La suma final se puede calcular de la siguiente manera: si = pi ⊕ ci-1
Sumador de baja potencia
El aumento en el rendimiento de los sumadores Brent-Kung se atribuye a su estructura de árbol de propagación de acarreo que también conduce a un menor consumo de energía ya que la señal de acarreo ahora tiene que viajar a través de menos etapas, lo que lleva a menos conmutación de transistores. Además, la disminución en la cantidad de cableado y distribución también contribuye en gran medida a su menor consumo de energía que los sumadores CLA. Un sumador Brent-Kung también se puede utilizar en forma de tubería, lo que puede reducir aún más el consumo de energía al reducir la profundidad de la lógica combinatoria y la estabilización de fallas. [1] El gráfico muestra una sumadora de Brent-Kung de baja potencia. [2]
Comparación con el sumador de Kogge-Stone
Ventajas
Debido a que este tipo de sumador requiere menos módulos para implementar que el sumador Kogge-Stone , el sumador Brent-Kung es mucho más simple de construir. También contiene muchas menos conexiones a otros módulos, lo que también contribuye a su simplicidad. [3]
Desventajas
Una de las principales desventajas de este sumador es la distribución en abanico . El abanico puede dividir y debilitar la corriente que se propaga a través del sumador. [3]
Referencias
- ↑ a b Brent, Richard Peirce ; Kung, Hsiang Te (marzo de 1982) [junio de 1979]. "Un diseño regular para sumadores paralelos" . Transacciones IEEE en computadoras . Departamento de Ciencias de la Computación, Universidad Carnegie-Mellon, Estados Unidos. C-31 (3): 260–264. doi : 10.1109 / TC.1982.1675982 . ISSN 0018-9340 . CMS-CS-79-131.
- ^ Alexander, Jonathan (2004). "Consejos de diseño de VHDL y técnicas de diseño de bajo consumo" . Consultado el 21 de abril de 2018 .
- ^ a b Pointer, Robey (14 de noviembre de 2012). "Cómo sumar números (parte 2)" . robey.lag.net . Archivado desde el original el 21 de abril de 2018 . Consultado el 21 de abril de 2018 .
Otras lecturas
- Reynders, Nele; Dehaene, Wim (2015). Diseño de ultra bajo voltaje de circuitos digitales energéticamente eficientes . Circuitos analógicos y procesamiento de señales (ACSP) (1 ed.). Cham, Suiza: Springer International Publishing AG Suiza . doi : 10.1007 / 978-3-319-16136-5 . ISBN 978-3-319-16135-8. ISSN 1872-082X . LCCN 2015935431 .
enlaces externos
- Archivado el 4 de febrero de 2020 en Wayback Machine.