Matriz de cuadrícula de clavijas

Un pin grid array ( PGA ) es un tipo de paquete de circuito integrado . En un PGA, el paquete es cuadrado o rectangular y los pines están dispuestos en una disposición regular en la parte inferior del paquete. Las clavijas suelen tener una separación de 2,54 mm (0,1"), ^[1] y pueden o no cubrir toda la parte inferior del paquete.

Los PGA a menudo se montan en placas de circuito impreso mediante el método de orificio pasante o se insertan en un zócalo . Los PGA permiten más pines por circuito integrado que los paquetes más antiguos, como el paquete dual en línea (DIP).

Intel utilizó el paquete de matriz de rejilla de clavijas de plástico (PPGA) para los procesadores Celeron de núcleo Mendocino de último modelo basados en Socket 370 . ^[2] Algunos procesadores anteriores al Socket 8 también usaban un factor de forma similar, aunque oficialmente no se los denominaba PPGA.

Una matriz de rejilla de clavijas flip-chip (FC-PGA o FCPGA) es una forma de matriz de rejilla de clavijas en la que la matriz mira hacia abajo en la parte superior del sustrato con la parte posterior de la matriz expuesta. Esto permite que la matriz tenga un contacto más directo con el disipador de calor u otro mecanismo de enfriamiento.

El FC-PGA fue introducido por Intel con los procesadores Coppermine core Pentium III y Celeron ^[3] basados en Socket 370, y luego se usó para los procesadores Pentium 4 ^[4] y Celeron basados en Socket 478 . Los procesadores FC-PGA se adaptan a los zócalos de placa base basados en Socket 370 y Socket 478 de fuerza de inserción cero (ZIF) ; AMD también ha utilizado paquetes similares. Todavía se usa hoy ^[^¿cuándo?^] para procesadores Intel móviles.

Los procesadores Intel basados en Socket 5 y Socket 7 utilizan la matriz de cuadrícula de clavijas escalonadas (SPGA) . El zócalo 8 usó un diseño SPGA parcial en la mitad del procesador.