Paquete a escala de chip
Un paquete de escala de chip o paquete de escala de chip ( CSP ) es un tipo de paquete de circuito integrado . [1]
Originalmente, CSP era el acrónimo de envases del tamaño de un chip. Dado que solo unos pocos envases tienen el tamaño de un chip, el significado del acrónimo se adaptó a los envases a escala de chip . De acuerdo con el estándar J-STD-012 de IPC , Implementación de la tecnología Flip Chip y Chip Scale , para calificar como escala de chip, el paquete debe tener un área no mayor a 1.2 veces la del dado y debe ser un solo -Paquete de montaje en superficie directa y troquelado. Otro criterio que se aplica a menudo para calificar estos paquetes como CSP es que su paso de bola no debe ser superior a 1 mm.
El concepto fue propuesto por primera vez por Junichi Kasai de Fujitsu y Gen Murakami de Hitachi Cable en 1993. Sin embargo, la primera demostración del concepto vino de Mitsubishi Electric . [2]
La matriz puede montarse en un intercalador sobre el cual se forman las almohadillas o bolas, como con el empaquetado de la matriz de rejilla de bolas de chip abatible (BGA), o las almohadillas pueden grabarse o imprimirse directamente sobre la oblea de silicio , lo que da como resultado un paquete muy cerca del tamaño de la matriz de silicio: dicho paquete se denomina paquete a nivel de oblea (WLP) o paquete a escala de chip a nivel de oblea (WL-CSP). WL-CSP había estado en desarrollo desde la década de 1990 y varias empresas comenzaron la producción en volumen a principios de 2000, como Advanced Semiconductor Engineering (ASE). [3] [4]
Tipos
Los paquetes de básculas de viruta se pueden clasificar en los siguientes grupos:
- CSP personalizado basado en leadframe (LFCSP)
- CSP flexible a base de sustrato
- CSP de chip invertido (FCCSP)
- CSP rígido a base de sustrato
- CSP de redistribución a nivel de oblea (WL-CSP)
Referencias
- ^ "Comprensión de las tecnologías de paquetes Flip-Chip y Chip-Scale y sus aplicaciones" . Nota de aplicación 4002 . Productos Maxim Integrated. 18 de abril de 2007 . Consultado el 17 de enero de 2018 .
- ^ Puttlitz, Karl J .; Totta, Paul A. (6 de diciembre de 2012). Manual de interconexión de arreglos de área . Springer Science + Business Media . pag. 702. ISBN 978-1-4615-1389-6.
- ^ Prior, Brandon (22 de enero de 2001). "Emergencia de escala de oblea" . EDN . Consultado el 31 de marzo de 2016 .
- ^ "Producción de CSP de nivel de oblea de rampas ASE" . EDN . 12 de octubre de 2001 . Consultado el 31 de marzo de 2016 .
enlaces externos
- Definición de JEDEC
- La directriz de embalaje de Nordic Electronics, Capítulo D: Embalaje a escala de chip
- Medios relacionados con paquetes de circuitos integrados CSP en Wikimedia Commons
- Portadores de chips
- Talones electrónicos
