Introducción
CompactPCI PlusIO es una extensión del estándar industrial PICMG 2.0 CompactPCI para sistemas informáticos modulares. [1] CompactPCI PlusIO fue adoptado oficialmente por el PCI Industrial Computer Manufacturers Group PICMG como PICMG 2.30 CompactPCI PlusIO en noviembre de 2009. Siendo 100% compatible con CompactPCI, PICMG 2.30 define una ruta de migración al futuro estándar CompactPCI Serial . Define una asignación de pines de E / S traseros fijos que se centra en conexiones modernas y rápidas de punto a punto en serie . La nueva tecnología que sucede a la CompactPCI paralela comprende tanto CompactPCI Serial como CompactPCI PlusIO.
Historia
El estándar CompactPCI utiliza un conector de bus principal, J1, y define los pines de E / S del usuario y una extensión de 64 bits para el bus PCI heredado en el conector J2. J1 y J2 son los únicos conectores de 3 U individuales Eurocard . La definición de CompactPCI para Eurocards dobles de 6U incluye conectores adicionales (J3, J4, J5) para E / S traseras. Sin embargo, existe un verdadero estándar de E / S traseras solo para J3, a través de la especificación de la placa posterior de conmutación de paquetes CompactPCI 2.16 PICMG [2] que define las interfaces Ethernet en la placa posterior de las tarjetas 6U. Las conexiones rápidas de punto a punto en serie se han convertido en la tecnología más avanzada y están reemplazando gradualmente la arquitectura de bus clásica en las computadoras. [3] Además, los sistemas basados en 3U son muy populares debido a su tamaño reducido. Esto es especialmente cierto para las aplicaciones integradas modulares, por ejemplo, en el campo de las comunicaciones. Como resultado, varios fabricantes intentaron implementar sus propios conceptos de E / S traseras utilizando el conector J2, pero no tenían un estándar para hacer que sus asignaciones de pines J2 fueran compatibles con otras tarjetas. Otro enfoque para realizar interfaces seriales de alta velocidad fueron los llamados tejidos conmutados , que utilizaban conmutadores y puentes adicionales para conectarse entre sí. Esto implicó costos más altos y aún proporcionó soluciones que eran demasiado especializadas para ser compatibles entre sí. El estándar CompactPCI no ofrece una solución estandarizada para el tipo de conectividad modular requerida para el futuro. La especificación adicional PICMG 2.30 CompactPCI PlusIO proporciona esta conectividad en la conocida plataforma de CompactPCI. Sigue siendo compatible con el estándar existente, pero lo amplía mediante una nueva definición del conector J2 trasero, que agrega una serie de interfaces seriales para proporcionar E / S traseras rápidas y estandarizadas también en formato 3U. A través de estas conexiones seriales punto a punto, CompactPCI PlusIO también cierra la brecha entre CompactPCI paralelo y el estándar serial CompactPCI serial .
Interfaces
PICMG 2.30 CompactPCI PlusIO estandariza las siguientes interfaces en el conector J2 trasero:
- 4 x PCI Express (un carril cada uno)
- 2 x Ethernet 1000BASE-T
- 4 x USB 2.0
- 4 x SATA / SAS
Conectores de backplane
La extensión PICMG 2.30 introduce un nuevo tipo de conector J2 en la placa enchufable, un conector Ultra Hard Metric (UHM) con tecnología de blindaje de caja coaxial virtual, que reduce la diafonía a altas velocidades. Este conector admite altas frecuencias de 5 Gbit / s, incluso cuando se acopla con los cabezales métricos rígidos de 2 mm sin blindaje estándar CompactPCI . El conector de plano posterior P2 correspondiente sigue siendo el mismo que para CompactPCI, al igual que los conectores J1 / P1.
Compatibilidad con CompactPCI Legacy y CompactPCI Serial
PICMG 2.30 da a los pines J2 una funcionalidad de interfaz fija. Esto hace imposible la comunicación por bus de 64 bits. El nuevo tipo de conector J2 en sí es 100% compatible con el anterior. El conector de bus J1 cumple con la definición de CompactPCI. En total, CompactPCI PlusIO es 100% compatible con CompactPCI de 32 bits heredado en formato 3U y 6U (Eurocard simple y doble). Al mismo tiempo, su conectividad de E / S trasera en serie y su conector de mayor velocidad forman un puente hacia la futura arquitectura del sistema CompactPCI Serial. Las placas posteriores híbridas admiten varias tarjetas de los tres estándares diferentes PICMG 2.0, 2.30 y CPCI-S.0. [4] [5]
Ver también
Referencias
- ^ PICMG 2.0 Archivado el 26 de junio de 2012 en Wayback Machine.
- ^ PICMG 2.16 Archivado el 26 de junio de 2012 en la Wayback Machine.
- ^ "Enseñar a perros viejos nuevos trucos de E / S en serie en CompactPCI" . Embedded.com. 2011-04-19 . Consultado el 25 de septiembre de 2015 .
- ^ "Enseñar a perros viejos nuevos trucos de E / S en serie en CompactPCI" . Embedded.com. 2011-04-19 . Consultado el 25 de septiembre de 2015 .
- ^ "Dobles mixtos: CompactPCI Serial y CompactPCI 2.0" . Intel. 2011-06-27 . Consultado el 25 de septiembre de 2015 .