El sistema DIMS ( síntesis de minitérminos insensibles al retardo ) [1] es una metodología de diseño asincrónica que hace las menores suposiciones de tiempo posibles. Suponiendo solo el modelo de retardo cuasi-insensible al retardo, los diseños generados necesitan pocas o ninguna prueba de riesgo de temporización. La base de DIMS es el uso de dos cables para representar cada bit de datos. Esto se conoce como codificación de datos de doble carril . Partes del sistema se comunican mediante el protocolo asíncrono de cuatro fases inicial .
La construcción de puertas lógicas DIMS comprende generar todos los minitérminos posibles utilizando una fila de elementos C y luego recopilar las salidas de estos utilizando puertas OR que generan las señales de salida verdaderas y falsas. Con dos entradas de doble carril, la puerta estaría compuesta por cuatro elementos C de dos entradas. Una puerta de tres entradas utiliza ocho elementos C de tres entradas.
Los pestillos se construyen utilizando dos elementos C para almacenar los datos y una puerta OR para reconocer la entrada una vez que los datos han sido bloqueados conectando como entradas los cables de salida de datos. El reconocimiento de la etapa de avance se invierte y se pasa a los elementos C para permitir que se reinicien una vez que se haya completado el cálculo. Este diseño de pestillo se conoce como "medio pestillo". Otros pestillos asincrónicos proporcionan una mayor capacidad de datos y niveles de desacoplamiento.
Los diseños DIMS son grandes y lentos pero tienen la ventaja de ser muy robustos.
- ^ DE Muller, “Lógica asincrónica y aplicación al procesamiento de información”, Proc. Symp. Aplicación de la teoría de la conmutación en tecnología espacial, H. Aiken y WF Main, Ed. , págs. 289-297, 1963.
Otras lecturas
- Jens Sparsø, Steve Furber: "Principios del diseño de circuitos asincrónicos"; Kluwer, Dordrecht (2001); capítulo 5.5.1. ISBN 0-7923-7613-7