Flip-flop (electrónica)


En electrónica , un flip-flop o pestillo es un circuito que tiene dos estados estables y se puede usar para almacenar información de estado: un multivibrador biestable . Se puede hacer que el circuito cambie de estado mediante señales aplicadas a una o más entradas de control y tendrá una o dos salidas. Es el elemento básico de almacenamiento en lógica secuencial . Flip-flops y pestillos son componentes fundamentales de los sistemas electrónicos digitales utilizados en computadoras, comunicaciones y muchos otros tipos de sistemas.

Flip-flops y pestillos se utilizan como elementos de almacenamiento de datos. Un flip-flop es un dispositivo que almacena un solo bit (dígito binario) de datos; uno de sus dos estados representa un "uno" y el otro representa un "cero". Dicho almacenamiento de datos se puede utilizar para el almacenamiento de estado , y dicho circuito se describe como lógica secuencial en electrónica. Cuando se usa en una máquina de estados finitos , la salida y el siguiente estado dependen no solo de su entrada actual, sino también de su estado actual (y, por lo tanto, las entradas anteriores). También se puede usar para contar pulsos y para sincronizar señales de entrada de temporización variable con alguna señal de temporización de referencia.

Los flip-flops pueden activarse por nivel (asíncrono, transparente u opaco) o por flanco ( sincrónico o cronometrado ). Históricamente, el término flip-flop se ha referido de forma genérica a los circuitos activados por nivel y activados por borde que almacenan un solo bit de datos mediante puertas. Recientemente, algunos autores reservan el término flip-flop exclusivamente para hablar de circuitos sincronizados; los simples son comúnmente llamados cerrojos transparentes . [1] [2]Usando esta terminología, un flip-flop sensible al nivel se denomina pestillo transparente, mientras que un flip-flop activado por borde simplemente se denomina flip-flop. Usando cualquier terminología, el término "flip-flop" se refiere a un dispositivo que almacena un solo bit de datos, pero el término "latch" también puede referirse a un dispositivo que almacena cualquier cantidad de bits de datos usando un solo disparador. Los términos "activado por borde" y "activado por nivel" pueden utilizarse para evitar ambigüedades. [3]

Cuando se habilita un pestillo activado por nivel, se vuelve transparente, pero la salida de un flip-flop activado por borde solo cambia en un solo tipo (positivo o negativo) de flanco de reloj.

El primer flip-flop electrónico fue inventado en 1918 por los físicos británicos William Eccles y FW Jordan . [4] [5] Inicialmente se llamó circuito disparador Eccles-Jordan y constaba de dos elementos activos ( tubos de vacío ). [6] El diseño se usó en la computadora de descifrado de códigos Colossus británica de 1943 [7] y tales circuitos y sus versiones transistorizadas eran comunes en las computadoras incluso después de la introducción de los circuitos integrados , aunque los flip-flops hechos de puertas lógicas también son comunes ahora. [8] [9]Los primeros flip-flops se conocían como circuitos disparadores o multivibradores .

Según PL Lindley, ingeniero del Laboratorio de Propulsión a Chorro de EE. UU ., los tipos de flip-flop que se detallan a continuación (SR, D, T, JK) se discutieron por primera vez en un curso de UCLA de 1954 sobre diseño de computadoras por Montgomery Phister, y luego aparecieron en su libro Diseño Lógico de Computadores Digitales. [10] [11] Lindley trabajaba en ese momento en Hughes Aircraft con Eldred Nelson, quien había acuñado el término JK para un flip-flop que cambiaba de estado cuando ambas entradas estaban activadas (un "uno" lógico). Los otros nombres fueron acuñados por Phister. Difieren ligeramente de algunas de las definiciones que se dan a continuación. Lindley explica que escuchó la historia del flip-flop JK de Eldred Nelson, responsable de acuñar el término mientras trabajaba en Hughes Aircraft .. Las chanclas que se usaban en Hughes en ese momento eran todas del tipo que se conoció como JK. Al diseñar un sistema lógico, Nelson asignó letras a las entradas de los flip-flops de la siguiente manera: n.° 1: A y B, n.° 2: C y D, n.° 3: E y F, n.° 4: G y H, n.° 5: J y K. Nelson usó las notaciones " j -input" y " k -input" en una solicitud de patente presentada en 1953. [12]


Un pestillo SR interactivo animado ( R1, R2 = 1  kΩ; R3, R4 = 10  kΩ).
Esquemas de flip-flop de la patente de Eccles y Jordan presentada en 1918, uno dibujado como una cascada de amplificadores con una ruta de retroalimentación positiva y el otro como un par cruzado simétrico
Un circuito flip-flop tradicional (simple) basado en transistores de unión bipolar
Una animación de un pestillo SR, construido a partir de un par de compuertas NOR de acoplamiento cruzado . Rojo y negro significan '1' y '0' lógicos, respectivamente.
Un pestillo SR animado. Blanco y negro significan '1' y '0' lógicos, respectivamente.
  1. S = 1, R = 0: Establecer
  2. S = 0, R = 0: Mantener
  3. S = 0, R = 1: restablecer
  4. S = 1, R = 1: No permitido
La transición de la combinación restringida (D) a (A) conduce a un estado inestable.
Cómo funciona un pestillo SR NOR.
Un pestillo SR construido a partir de compuertas NAND de acoplamiento cruzado .
Símbolo de un latch SR NAND
Un pestillo SR AND-OR. Verde claro significa '1' lógico y verde oscuro significa '0' lógico. El pestillo está actualmente en modo de espera (sin cambios).
NAND Gated SR Latch (flip-flop SR sincronizado). Tenga en cuenta las entradas invertidas.
Un diagrama de circuito de pestillo SR con compuerta construido a partir de compuertas AND (a la izquierda) y compuertas NOR (a la derecha).
Símbolo de un pestillo SR cerrado
Símbolo de un pestillo D cerrado
Símbolo de chancleta D
Registro de desplazamiento de entrada en serie, salida en paralelo (SIPO) de 4 bits
Algunos tipos diferentes de flip-flops D activados por borde
Un flip-flop D activado por flanco positivo con set y reset
Un flip-flop maestro-esclavo D. Responde en el flanco descendente de la entrada de habilitación (generalmente un reloj)
Una implementación de un flip-flop maestro-esclavo D que se activa en el flanco ascendente del reloj
Una implementación de un flip-flop D activado por dos flancos
Símbolo de circuito de un flip-flop D activado por dos flancos
Una implementación CMOS IC de un flip-flop activado por borde dinámico con reinicio
Un símbolo de circuito para un flip-flop tipo T
Un símbolo de circuito para un flip-flop JK activado por flanco positivo
Diagrama de tiempo del flip-flop JK
Configuración de flip-flop, parámetros de tiempo de retención y de reloj a salida