Una orden de cambio de ingeniería ( ECO ), también denominada notificación de cambio de ingeniería ( ECN ), cambio de ingeniería ( EC ) o notificación de publicación de ingeniería ( ERN ), es un artefacto que se utiliza para implementar cambios en componentes o productos finales. El ECO se utiliza para controlar y coordinar cambios en los diseños de productos que evolucionan con el tiempo.
La necesidad de un cambio de ingeniería puede desencadenarse por una serie de eventos y varía según la industria. Las categorías típicas de cambio de ingeniería son:
Un ECO se define como "[Un] documento aprobado por la actividad de diseño que describe y autoriza la implementación de un cambio de ingeniería en el producto y su documentación de configuración aprobada". [1]
En el diseño de chips, ECO es el proceso de insertar un cambio lógico directamente en la lista de conexiones después de que ya haya sido procesado por una herramienta automática. Antes de que se hagan las máscaras de chip, los ECO generalmente se realizan para ahorrar tiempo, al evitar la necesidad de una síntesis lógica ASIC completa , mapeo de tecnología, lugar , ruta , extracción de diseño y verificación de tiempo . Las herramientas EDA a menudo se construyen con modos de operación incrementales para facilitar este tipo de ECO.
Después de que se hayan hecho las máscaras, se pueden hacer ECO para ahorrar dinero. Si se puede implementar un cambio modificando solo algunas de las capas (generalmente de metal), entonces el costo es mucho menor de lo que sería si el diseño se reconstruyera desde cero. Esto se debe a que comenzar el proceso desde el principio casi siempre requerirá fotomáscaras nuevas para todas las capas, y cada una de las 20 o más máscaras en un proceso moderno de fabricación de semiconductores es bastante costosa. Un cambio implementado modificando solo unas pocas capas generalmente se denomina ECO de máscara metálica o ECO posterior a la máscara . Los diseñadores a menudo salpican un diseño con puertas lógicas sin usar, y las herramientas EDA tienen comandos especializados para facilitar este proceso.
Uno de los ECO más comunes en el diseño de ASIC es el netlist ECO a nivel de puerta . En este flujo, los ingenieros editan manualmente (ya menudo de manera tediosa) la lista de conexiones a nivel de puerta, en lugar de volver a ejecutar la síntesis lógica. Los archivos netlist deben buscarse para la lógica afectada por el cambio, los archivos deben editarse para implementar los cambios hacia arriba y hacia abajo en la jerarquía, y los cambios deben rastrearse y verificarse para asegurarse de que se cambie exactamente lo que debe cambiar. y nada más. Este es un proceso que consume mucho tiempo y recursos y que fácilmente está sujeto a errores. Por lo tanto , la verificación de equivalencia formal se usa normalmente después de las ECO para garantizar que la implementación revisada coincida con la especificación revisada.