Intel 5 Series es una arquitectura informática introducida en 2008 que mejora la eficiencia y equilibra el uso de canales de comunicación en la placa base . La arquitectura consta principalmente de una unidad de procesamiento central (CPU) (conectada a la tarjeta gráfica y la memoria) y un solo chipset (conectado a los componentes de la placa base). Todas las comunicaciones y actividades de la placa base giran alrededor de estos dos dispositivos.
La arquitectura es un producto de los ajustes realizados en la Serie 4 de Intel para ofrecer placas base de mayor rendimiento mientras se mantiene la eficiencia y el bajo consumo. Los cambios giran en torno al diseño del chipset y del procesador, junto con una reorganización de funciones y controladores. El resultado es el primer cambio importante en muchos años de informática.
Concepto de diseño
El concepto de la arquitectura era mejorar la mecánica de la placa base para mantener el ritmo de la CPU a medida que ganaba más velocidad y se multiplicaba en número de núcleos. En la arquitectura anterior, la CPU se comunicaba en gran medida con el componente central de la placa base, el chipset Northbridge , ya que era el intermediario entre la CPU, la memoria y, en la mayoría de los casos, la tarjeta gráfica. La CPU se comunicaría con el chipset Northbridge cuando necesitaba datos de la memoria o cuando necesitaba enviar gráficos a la pantalla. Esta disposición provocó que el canal de comunicación conocido como bus frontal (FSB) se usara mucho. No pasó mucho tiempo hasta que el FSB alcanzaría su capacidad total o funcionaría de manera ineficiente con más núcleos. Con el controlador de memoria y / o el núcleo de gráficos trasladados al procesador, se reduce la dependencia de conjuntos de chips de placa base separados para estas funciones.
Pico Ibex
El conjunto de chips Ibex Peak incluye solo Platform Controller Hub (PCH) por modelo, que proporciona conexiones periféricas y controladores de pantalla para CPU con gráficos integrados a través de la interfaz de pantalla flexible (excepto los modelos P). Además, el PCH está conectado a la CPU a través de Direct Media Interface (DMI).
Aprovechando las CPU Intel Nehalem con gráficos integrados y puertos PCI Express , Intel Management Engine (ME) y un controlador de pantalla para gráficos integrados, una vez alojados en el puente norte, se mueven al Platform Controller Hub (PCH). La función I / O Controller Hub (ICH) está integrada en el PCH, eliminando la necesidad de un puente norte y un puente sur separados .
Chipset | Nombre clave | Número de sSpec | Números de pieza | Fecha de lanzamiento | Interfaz de bus | Velocidad de enlace [a] | Carriles PCI Express | PCI | SATA | USB | Apoyo a la IED | TDP |
---|---|---|---|---|---|---|---|---|---|---|---|---|
3 Gbit / s | v2.0 | |||||||||||
H55 | Pico Ibex [1] [2] | SLGZX (B3) | BD82H55 (PCH) | Ene. De 2010 | DMI | 2 GB / s | 6 PCIe 2.0 a 2.5 GT / s | sí | 6 puertos | 12 puertos | sí | 5,2 W |
P55 | SLH24 (B3), SLGWV (B2) | BD82P55 (PCH) | Septiembre de 2009 | 8 PCIe 2.0 a 2.5 GT / s | 14 puertos | No | 4,7 W | |||||
H57 | SLGZL (B3) | BD82H57 (PCH) | Ene. De 2010 | sí | 5,2 W | |||||||
Q57 | SLGZW (B3) | BD82Q57 (PCH) | 5,1 W |
Modelo | Marcado superior |
---|---|
PM55 Express | BD82PM55 |
QM57 Express | BD82QM57 |
HM55 Express | BD82HM55 |
HM57 Express | BD82HM57 |
QS57 Express | BD82QS57 |
Modelo | Marcado superior | Fabuloso | Versión de firmware ME | PCIe |
---|---|---|---|---|
3400 | BD3400 | 65 nanómetro | 6.0 | 2.0 |
3420 | BD3420 | |||
3450 | BD3450 |
Tylersburg
La familia de conjuntos de chips Tylersburg es para CPU compatibles con Socket LGA 1366 con controladores de memoria de triple canal. A diferencia de los conjuntos de chips Ibex Peak , la familia de conjuntos de chips Tylersburg no incluye el PCH, y el concentrador de E / S proporciona principalmente puertos PCI Express 2.0 adicionales. Las conexiones de periféricos las proporciona el concentrador de controlador de E / S (ICH) conectado a la interfaz DMI. El IOH de la serie Intel 5 admite ICH10, mientras que el IOH de la serie Intel 5500 admite ICH9 o ICH10.
Conjunto de chips basado en Nehalem de un solo socket
Chipset | Nombre clave | Número de sSpec | Números de pieza | Fecha de lanzamiento | Enchufe | Interfaz de bus | Carriles PCI Express | PCI | Soporte Intel VT-d | SATA | USB | Apoyo a la IED | TDP | ||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
6 Gbit / s | 3 Gbit / s | v3.0 | v2.0 | ||||||||||||
X58 1 | Tylersburg | SLGBT (B2), SLGMX (B3), SLH3M (C2) | AC82X58 (IOH) | Noviembre de 2008 | LGA 1366 | QPI | 36 × PCIe 2.0 (IOH); 6 × PCIe 1.1 (ICH) | sí | sí | Ninguno | 6 puertos | Ninguno | 12 puertos | No | 28,6 W 2 |
- 1 Nehalem mueve el controlador de memoria al procesador, dejando obsoleto el puente norte . A pesar de eso, LGA 1366 todavía presenta un puente norte y sur. El X58 IOH actúa como un puente desde el QPI a los periféricos PCI Express y el DMI al Southbridge ICH10 / ICH10R .
- 2 X58 TDP incluye el X58 IOH TDP además del ICH10 / ICH10R TDP.
Conjuntos de chips Xeon basados en Nehalem de dos sockets
Los Xeons basados en Nehalem para sistemas de doble zócalo, lanzados inicialmente como la serie Xeon 55xx, presentan una estructura de sistema muy diferente: los controladores de memoria están en la CPU y las CPU pueden comunicarse entre sí como pares sin pasar por el chipset. Esto significa que los conjuntos de chips 5500 y 5520 (nombre en clave inicial Tylersburg-EP) son esencialmente interfaces QPI a PCI Express ; el 5520 está más diseñado para estaciones de trabajo gráficas y el 5500 para servidores que no necesitan grandes cantidades de conectividad PCI Express
Nombre de lanzamiento | Nombre clave | Puertos QPI | Velocidad QPI | E / S rápida | IOCH | Otras características | Marcado superior |
---|---|---|---|---|---|---|---|
5500 | Tylersburg-24S, Tylersburg-24D [3] | 1, 2 | 4,8, 5,86 o 6,4 GT / s | 1 × 16 PCIe Gen 2, 2 × 4 PCIe Gen 1 para hablar con southbridge | ICH10 (ICH9 también es posible) | Motor de gestión integrado con su propia Ethernet de 100 Mbit [4] | AC5500 SLGMT 901036 (B-3), AC5500 SLH3N 904728 (C-2) |
5520 | Tylersburg-36S, Tylersburg-36D | 1, 2 | 4,8, 5,86 o 6,4 GT / s | 2 × 16 PCIe Gen 2, 1 × 4 PCIe Gen 1 para hablar con southbridge | ICH10 (ICH9 también es posible) | Motor de gestión integrado con su propia Ethernet de 100 Mbit [4] | AC5520 SLGMU 901037 (B-3), AC5520 SLH3P 904729 (C-2) |
Ver también
- Intel P55
- Intel X58
Notas
- ^ Velocidad agregada para ambas direcciones
Referencias
- ^ Conjunto de chips Intel serie 5
- ^ Chipset Intel serie 5 para dispositivos móviles
- ^ http://www.guru3d.com/articles-pages/intel-x58-extreme-dx58so-motherboard-review,2.html
- ^ a b http://www.intel.com/content/dam/www/public/us/en/documents/datasheets/5520-5500-chipset-ioh-datasheet.pdf
enlaces externos
Pico Ibex
- Serie Intel 5: H55 , H57 , P55 , Q57
- Serie Intel 5 para dispositivos móviles: HM55 , HM57 , PM55 , QM57 , QS57
- Descripción general de los conjuntos de chips Intel 3400 y 3420
- Chipset Intel serie 5 y chipset Intel serie 3400
- Soporte para el chipset Intel serie 5
- "Ibex Peak" de Intel
Tylersburg
- Conjunto de chips Intel X58 Express
- Serie Intel 5500: 5500 , 5520
- Chipset Intel 5500 y 5520