James Hoe es un profesor taiwanés-estadounidense de Ingeniería Eléctrica e Informática en la Universidad Carnegie Mellon (CMU). Está interesado en muchos aspectos de la arquitectura informática y el diseño de hardware digital, incluidas las áreas específicas de la arquitectura FPGA para informática; hardware de procesamiento de señales digitales; y diseño y síntesis de hardware de alto nivel. El enfoque de investigación actual del profesor Hoe es diseñar una nueva arquitectura FPGA para computación de alto rendimiento y eficiencia energética. Su grupo de investigación está trabajando en el desarrollo de un entorno de tiempo de ejecución de FPGA que incorpore características de protección, virtualización y reconfiguración parcial para administrar un FPGA como un recurso de cómputo multitarea dinámicamente compartible. [1]
Recibió su BS en EECS de la Universidad de California en Berkeley en 1992 y Ph.D. en EECS del Instituto Tecnológico de Massachusetts (MIT) en 2000. Desde 2000, ha estado en el Departamento de Ingeniería Eléctrica e Informática de la Universidad Carnegie Mellon. Se convirtió en profesor titular en 2009 y en IEEE Fellow en 2013. Fue Director Asociado del Departamento de Ingeniería Eléctrica e Informática de la Universidad Carnegie Mellon de 2009 a 2014.
Ha trabajado en una amplia gama de proyectos de investigación en la Universidad Carnegie Mellon. Actualmente dirige el Centro de Investigación Académica Crossroads 3D-FPGA para investigar un nuevo nexo de datos de hardware programable que se encuentra en el corazón del servidor y opera sobre datos 'en movimiento' entre la red, la computación tradicional y los elementos de almacenamiento. [2] Sus esfuerzos para investigar la arquitectura FPGA para computación incluyen la abstracción de computación CoRAM FPGA, la aceleración de la función de red Pigasus , la arquitectura de memoria orientada a servicios [3] y los proyectos de implementación de computación programable y dinámica. [4]Desde 2003, ha sido miembro de la facultad en el proyecto SPIRAL que investiga la síntesis de hardware de dominio específico para el procesamiento de señales digitales . Entre 2005 y 2011, su grupo trabajó en la tecnología Protoflex para acelerar la simulación solo funcional utilizando una implementación multiproceso de SPARC V9 ISA en arreglos de puertas programables en campo (FPGA). Entre 2002 y 2006, trabajó en la simulación de rendimiento basada en muestreo de sistemas informáticos (SMARTS) que utiliza simulación funcional únicamente para mantener los cachés calientes entre las fases de simulación detallada.
Mientras era estudiante de posgrado en el MIT, inicialmente trabajó en redes de área de sistemas de alto rendimiento para computación en clúster (StarT-Jr y Start-X). Para su Ph.D. tesis, trabajó en síntesis de alto nivel a partir de descripciones de hardware basadas en sistemas de reescritura de términos (TRS). Este sistema de síntesis es la base del lenguaje y compilador Bluespec de Bluespec, Inc.