De Wikipedia, la enciclopedia libre
Saltar a navegación Saltar a búsqueda

Logotipo desde 2020

La siguiente es una lista de los Intel Core i3 marca microprocesadores . Estos procesadores están diseñados con precios económicos, al tiempo que conservan la potencia de la línea Intel Core. Como tales, (junto con la serie i5 de Intel ) a menudo se encuentran en computadoras portátiles y computadoras de escritorio de gama baja.

Procesadores de escritorio [ editar ]

Microarquitectura de Westmere (primera generación) [ editar ]

" Clarkdale " ( MCP , 32 nm) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , Tecnología Intel SpeedStep mejorada (EIST), Intel 64 , XD bit (una implementación de NX bit ), Intel VT-x , Hyper-Threading , Caché inteligente .
  • FSB ha sido reemplazado por DMI .
  • Contiene una GPU en una matriz secundaria fabricada en 45 nm con nombre en código " Ironlake ".
    • Transistores del controlador de memoria integrado y gráficos: 177 millones
    • Tamaño de la matriz del controlador de memoria integrado y gráficos: 114 mm²
  • Transistores: 382 millones
  • Die tamaño: 81 mm²
  • Paso a paso : C2, K0

Microarquitectura Sandy Bridge (segunda generación) [ editar ]

"Sandy Bridge" (32 millas náuticas) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , AVX , tecnología Intel SpeedStep mejorada (EIST), Intel 64 , XD bit (una implementación de NX bit ), Intel VT-x , Hyper -enhebrado , caché inteligente, Intel Insider .
  • Paso a paso : Q0, J1
  • Transistores: 624 millones (J1), 504 millones (Q0)
  • Die tamaño: 149 mm² (J1), 131 mm² (Q0)
  1. ^ Una vez actualizado a través del servicio de actualización de Intel, funciona a 3,6 GHz, tiene 3 MB de caché L3 y se reconoce como Core i3-2153.

Microarquitectura de Ivy Bridge (tercera generación) [ editar ]

" Ivy Bridge " (22 millas náuticas) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , AVX , tecnología Intel SpeedStep mejorada (EIST), Intel 64 , XD bit (una implementación de NX bit ), Intel VT-x , Hyper -enhebrado , caché inteligente, Intel Insider .

Microarquitectura Haswell (cuarta generación) [ editar ]

"Haswell-DT" (22 nm) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , AVX , AVX2 , FMA3 , Tecnología Intel SpeedStep mejorada (EIST), Intel 64 , XD bit (una implementación de NX bit ), Intel VT -x , Hyper-threading , AES-NI , memoria ECC, Smart Cache.
  • Transistores: 1.4 mil millones
  • Die tamaño: 177mm²

Microarquitectura Skylake (sexta generación) [ editar ]

"Skylake-S" (14 millas náuticas) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , AVX , AVX2 , FMA3 , Tecnología Intel SpeedStep mejorada (EIST), Intel 64 , XD bit (una implementación de NX bit ), Intel VT -x , Intel VT-d , Hyper-threading , AES-NI , memoria ECC, Smart Cache.

Microarquitectura de Kaby Lake (séptima generación) [ editar ]

"Kaby Lake-S" (14 millas náuticas) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , AVX , AVX2 , FMA3 , Tecnología Intel SpeedStep mejorada (EIST), Intel 64 , XD bit (una implementación de NX bit ), Intel VT -x , Intel VT-d , Intel SGX , Intel MPX , Hyper-threading , AES-NI , Intel TSX-NI , Smart Cache.
  • Los modelos de bajo consumo también admiten TDP configurable (cTDP).
  • Los modelos integrados también admiten la memoria ECC , pero no son compatibles con Intel TSX-NI .
  • Overclocking: multiplicador desbloqueado en los modelos K.

Microarquitectura de Coffee Lake (octava / novena generación) [ editar ]

"Coffee Lake-S" (14 nm) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , AVX , AVX2 , FMA3 , Tecnología Intel SpeedStep mejorada (EIST), Intel 64 , XD bit (una implementación de NX bit ), Intel VT -x , Intel VT-d , Intel SGX , Intel MPX , AES-NI , Smart Cache.
  • Los modelos integrados también admiten la memoria ECC .
  • Overclocking: multiplicador desbloqueado en los modelos K y KF.
  • Los modelos de novena generación también son compatibles con Turbo Boost .

"Coffee Lake-H" (14 nm) [ editar ]

Microarquitectura de Comet Lake (décima generación) [ editar ]

"Comet Lake-S" (14 millas náuticas) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , AVX , AVX2 , FMA3 , Tecnología Intel SpeedStep mejorada (EIST), Intel 64 , XD bit (una implementación de NX bit ), Intel VT -x , Intel VT-d , Turbo Boost , Hyper-threading , Intel SGX , AES-NI , Smart Cache.
  • Todos los modelos admiten hasta memoria DDR4-2666.
  • Los modelos de bajo consumo también admiten TDP configurable (cTDP).
  • Los modelos integrados también admiten la memoria ECC .

Procesadores móviles [ editar ]

Microarquitectura de Westmere (primera generación) [ editar ]

" Arrandale " ( MCP , 32 nm) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , Tecnología Intel SpeedStep mejorada (EIST), Intel 64 , XD bit (una implementación de NX bit ), Intel VT-x , Hyper-Threading , Caché inteligente .
  • Core i3-330E tiene soporte para memoria ECC y bifurcación de puerto PCI Express.
  • FSB ha sido reemplazado por DMI .
  • Contiene GPU "Ironlake" de 45 nm .
  • Transistores: 382 millones
  • Die tamaño: 81 mm²
  • Gráficos Intel HD integrados ( Ironlake )
  • Transistores del controlador de memoria integrado y gráficos: 177 millones
  • Tamaño de la matriz del controlador de memoria integrado y gráficos: 114 mm²
  • Paso a paso : C2, K0

Microarquitectura Sandy Bridge (segunda generación) [ editar ]

"Sandy Bridge" (32 millas náuticas) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , AVX , tecnología Intel SpeedStep mejorada (EIST), Intel 64 , XD bit (una implementación de NX bit ), Intel VT-x , Hyper -enhebrado , caché inteligente, Intel Insider .
  • Core i3-2310E, Core i3-2340UE son compatibles con la memoria ECC.
  • Core i3-2310E, Core i3-2330E y Core i3-2340UE no son compatibles con Intel Insider
  • Transistores: 624 millones
  • Die tamaño: 149 mm²
  1. ^ Una vez actualizado a través del servicio de actualización de Intel, funciona a 2,5 GHz, tiene 4 MB de caché L3 y se reconoce como Core i3-2393M.
  2. ^ Una vez actualizado a través del Servicio de actualización de Intel, funciona a 2,6 GHz, tiene 4 MB de caché L3 y se reconoce como Core i3-2394M.

Microarquitectura de Ivy Bridge (tercera generación) [ editar ]

"Ivy Bridge" (22 millas náuticas) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , AVX , tecnología Intel SpeedStep mejorada (EIST), Intel 64 , XD bit (una implementación de NX bit ), Intel VT-x , Hyper -enhebrado , caché inteligente, Intel Insider .
  • Core i3-3120ME, i3-3217UE son compatibles con la memoria ECC.
  • Core i3-3120ME, i3-3217UE no son compatibles con Intel Insider .
  • Core i3-3229Y es compatible con AES-NI .
  • Die tamaño: 94 mm²

Microarquitectura Haswell (cuarta generación) [ editar ]

"Haswell-MB" (22 nm) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , AVX , AVX2 , FMA3 , Tecnología Intel SpeedStep mejorada (EIST), Intel 64 , XD bit (una implementación de NX bit ), Intel VT -x , Hyper-threading , Smart Cache.

"Haswell-ULT" ( SiP , 22 nm) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , AVX , AVX2 , FMA3 , Tecnología Intel SpeedStep mejorada (EIST), Intel 64 , XD bit (una implementación de NX bit ), Intel VT -x , Hyper-Threading , AES-NI , Smart Cache.
  • Core i3-4010U y superior también son compatibles con Intel VT-d
  • Transistores: 1.3 mil millones
  • Die tamaño: 181 mm²

"Haswell-ULX" ( SiP , 22 nm) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , AVX , AVX2 , FMA3 , Tecnología Intel SpeedStep mejorada (EIST), Intel 64 , XD bit (una implementación de NX bit ), Intel VT -x , Hyper-Threading , AES-NI , Smart Cache.
  • Transistores: 1.3 mil millones
  • Die tamaño: 181 mm²

"Haswell-H" (22 nm) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , AVX , AVX2 , FMA3 , Tecnología Intel SpeedStep mejorada (EIST), Intel 64 , XD bit (una implementación de NX bit ), Intel VT -x , Hyper-threading , Smart Cache.
  • Transistores: 1.3 mil millones
  • Die tamaño: 181 mm²
  • Los modelos integrados admiten memoria ECC

Microarquitectura de Broadwell (quinta generación) [ editar ]

"Broadwell-U" (14 nm) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , AVX , AVX2 , FMA3 , Tecnología Intel SpeedStep mejorada (EIST), Intel 64 , XD bit (una implementación de NX bit ), Intel VT -x , Intel VT-d , Hyper-Threading , AES-NI , Smart Cache y TDP configurable (cTDP) hacia abajo

Microarquitectura Skylake (sexta generación) [ editar ]

"Skylake-H" (14 millas náuticas) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , AVX , AVX2 , FMA3 , Tecnología Intel SpeedStep mejorada (EIST), Intel 64 , XD bit (una implementación de NX bit ), Intel VT -x , Intel VT-d , Hyper-Threading , AES-NI , Smart Cache.
  • Transistores: TBD
  • Die tamaño: TBD
  • Los modelos integrados admiten memoria ECC

"Skylake-U" (14 millas náuticas) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , AVX , AVX2 , FMA3 , Tecnología Intel SpeedStep mejorada (EIST), Intel 64 , XD bit (una implementación de NX bit ), Intel VT -x , Intel VT-d , Hyper-threading , AES-NI , Smart Cache y TDP configurable (cTDP) hacia abajo (excepto 6006U)

Microarquitectura de Kaby Lake (séptima / octava generación) [ editar ]

"Kaby Lake-H" (14 nm) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , AVX , AVX2 , FMA3 , SGX , MPX , Tecnología Intel SpeedStep mejorada (EIST), Intel 64 , XD bit (una implementación de NX bit ), Intel VT-x , Intel VT-d , Hyper-threading , AES-NI , Smart Cache.
  • Transistores: TBD
  • Die tamaño: TBD
  • Los modelos integrados admiten memoria ECC

"Kaby Lake-U" (14 nm) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , AVX , AVX2 , FMA3 , SGX , MPX , Tecnología Intel SpeedStep mejorada (EIST), Intel 64 , XD bit (una implementación de NX bit ), Intel VT-x , Intel VT-d , Hyper-threading , AES-NI , Smart Cache y TDP configurable (cTDP) hacia abajo (excepto 7020U).

"Kaby Lake Refresh" (14 millas náuticas) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , AVX , AVX2 , FMA3 , SGX , MPX , Tecnología Intel SpeedStep mejorada (EIST), Intel 64 , XD bit (una implementación de NX bit ), Intel VT-x , Intel VT-d , Turbo Boost , Hyper-threading , AES-NI , Smart Cache y TDP configurable (cTDP) abajo.

"Amber Lake-Y" (doble núcleo, 14 nm) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , AVX , AVX2 , FMA3 , MPX , Tecnología Intel SpeedStep mejorada (EIST), Intel 64 , XD bit (una implementación de NX bit ), Intel VT-x , Intel VT-d , Turbo Boost , Hyper-threading , AES-NI , Smart Cache y TDP configurable (cTDP) hacia arriba y hacia abajo.

Microarquitectura de Coffee Lake (octava generación) [ editar ]

"Coffee Lake-B" (cuatro núcleos, 14 nm) [ editar ]

"Coffee Lake-H" (cuatro núcleos, 14 nm) [ editar ]

"Coffee Lake-U" (doble núcleo, 14 nm) [ editar ]

"Whiskey Lake-U" (doble núcleo, 14 nm) [ editar ]

"Amber Lake-Y" (doble núcleo, 14 nm) [ editar ]

Microarquitectura de Cannon Lake (octava generación) [ editar ]

"Cannon Lake-U" (doble núcleo, 10 nm) [ editar ]

Microarquitectura de Comet Lake (décima generación) [ editar ]

"Comet Lake-U" (doble núcleo, 14 nm) [ editar ]

Microarquitectura de Sunny Cove (décima generación) [ editar ]

"Ice Lake-U" (doble núcleo, 10 nm) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , AVX , AVX2 , AVX-512 , FMA3 , SGX , Speed ​​Shift Technology (SST), Intel 64 , XD bit (un bit NX implementación), Intel VT-x , Intel VT-d , Turbo Boost , Hyper-threading , AES-NI , Smart Cache , DL Boost yTDP configurable (cTDP).

"Ice Lake-Y" (doble núcleo, 10 nm) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , AVX , AVX2 , AVX-512 , FMA3 , SGX , Speed ​​Shift Technology (SST), Intel 64 , XD bit (un bit NX implementación), Intel VT-x , Intel VT-d , Turbo Boost , Hyper-threading , AES-NI , Smart Cache , DL Boost yTDP configurable (cTDP) (excepto 1000NG4).

Microarquitectura de Willow Cove (undécima generación) [ editar ]

"Tiger Lake-UP3" (SuperFin de 10 nm) [ editar ]

  • Todos los modelos admiten: SSE4.1 , SSE4.2 , AVX2 , AVX-512 , FMA3 , Speed ​​Shift Technology (SST), Intel 64 , Intel VT-x , Intel VT-d , Turbo Boost , Hyper-threading , AES-NI , Smart Cache , DL Boost , memoria Optane , GNA 2.0, IPU6 (excepto SRK08) , TB4 y TDP configurable (cTDP).
  • -Los modelos RE admiten memoria ECC .

"Tiger Lake-UP4" (SuperFin de 10 nm) [ editar ]

  • Todos los modelos admiten: SSE4.1 , SSE4.2 , AVX2 , AVX-512 , FMA3 , Speed ​​Shift Technology (SST), Intel 64 , Intel VT-x , Intel VT-d , Turbo Boost , Hyper-threading , AES-NI , Smart Cache , DL Boost , memoria Optane , GNA 2.0, IPU6 , TB4 y TDP configurable (cTDP).

Procesadores integrados [ editar ]

Microarquitectura Sandy Bridge (segunda generación) [ editar ]

"Gladden" (32 nm) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , AVX , tecnología Intel SpeedStep mejorada (EIST), Intel 64 , XD bit (una implementación de NX bit ), Intel VT-x , EPT , Hyper-threading , Smart Cache, memoria ECC.
  • Transistores:
  • Tamaño de la matriz :

Microarquitectura de Ivy Bridge (tercera generación) [ editar ]

"Gladden" (22 nm) [ editar ]

  • Todos los modelos admiten: MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4.1 , SSE4.2 , AVX , tecnología Intel SpeedStep mejorada (EIST), Intel 64 , XD bit (una implementación de NX bit ), Intel VT-x , EPT , Hyper-threading , Smart Cache, memoria ECC.
  • Transistores:
  • Tamaño de la matriz :
  1. ^ a b c Turbo describe los contenedores de frecuencia disponibles (+100 MHz para procesadores basados ​​en las microarquitecturas Sandy Bridge , Ivy Bridge , Haswell , Broadwell , Skylake , Kaby Lake , Coffee Lake y Comet Lake ) de la tecnología Intel Turbo Boost que están disponibles para 10 , 9, 8, 7, 6, 5, 4, 3, 2, 1 núcleos activos respectivamente (dependiendo del número de núcleos de CPU, incluidos en el procesador).

Ver también [ editar ]

  • núcleo Intel
  • Lista de microprocesadores Intel Celeron
  • Lista de microprocesadores Intel Pentium
  • Lista de microprocesadores Intel Core i5
  • Lista de microprocesadores Intel Core i7
  • Lista de microprocesadores Intel Core i9

Enlaces externos [ editar ]

  • Tabla de códigos de pedido de productos del procesador de escritorio Intel Core i3
  • Tabla de códigos de pedido de productos del procesador móvil Intel Core i3
  • Buscar en la base de datos MDDS
  • Base de datos Intel ARK
  • Hoja de ruta de transición de CPU Intel 2008-2013
  • Hoja de ruta de CPU de escritorio Intel 2004-2011