CMOS de umbral múltiple

El CMOS de umbral múltiple ( MTCMOS ) es una variación de la tecnología de chip CMOS que tiene transistores con múltiples voltajes de umbral (V _th ) para optimizar el retardo o la potencia. El V- _ésimo de un MOSFET es el voltaje de la puerta donde se forma una capa de inversión en la interfaz entre la capa aislante (óxido) y el sustrato (cuerpo) del transistor. Los dispositivos Low V _th cambian más rápido y, por lo tanto, son útiles en rutas de retardo críticas para minimizar los períodos de reloj ^{[ aclaración necesaria ]} . La pena es esa baja V _thlos dispositivos tienen una potencia de fuga estática sustancialmente mayor. Los dispositivos de alto V _th se utilizan en rutas no críticas para reducir la potencia de fuga estática sin incurrir en una penalización por demora. Los dispositivos típicos de alto V _ésimo reducen la fuga de electricidad estática en 10 veces en comparación con los dispositivos de bajo V _ésimo . ^[1]

Un método para crear dispositivos con múltiples voltajes de umbral es aplicar diferentes voltajes de polarización (Vb) a la base o al terminal general de los transistores. Otros métodos implican ajustar el espesor del óxido de la puerta , la constante dieléctrica del óxido de la puerta (tipo de material) o la concentración de dopante en la región del canal debajo del óxido de la puerta.

Un método común para fabricar CMOS de múltiples umbrales implica simplemente agregar pasos adicionales de fotolitografía e implantación de iones . ^[2] Para un proceso de fabricación dado, el V- _ésimo se ajusta alterando la concentración de átomos dopantes en la región del canal debajo del óxido de la puerta. Normalmente, la concentración se ajusta mediante el método de implantación de iones . Por ejemplo, fotolitografíaLos métodos se aplican para cubrir todos los dispositivos excepto los p-MOSFET con fotorresistencia. A continuación, se completa la implantación de iones, con iones del tipo de dopante elegido que penetran en el óxido de la puerta en áreas donde no hay fotorresistente presente. A continuación, se quita el fotorresistente. Los métodos de fotolitografía se aplican nuevamente para cubrir todos los dispositivos excepto los n-MOSFET. Luego se completa otra implantación usando un tipo de dopante diferente, con iones que penetran en el óxido de la puerta. Se quita el fotorresistente. En algún momento durante el proceso de fabricación posterior, los iones implantados se activan mediante el recocido a una temperatura elevada.

En principio, se puede producir cualquier número de transistores de voltaje umbral. Para CMOS que tienen dos voltajes de umbral, se requiere un paso adicional de fotomáscara e implantación para cada uno de p-MOSFET y n-MOSFET. Para la fabricación de CMOS V- _ésimo normal, bajo y alto , se requieren cuatro pasos adicionales en relación con el CMOS V- _ésimo convencional .

Implementación

Esta sección puede resultar confusa o poco clara para los lectores . Por favor ayude a aclarar la sección . Puede haber una discusión sobre esto en la página de discusión . ( Diciembre de 2011 ) ( Obtenga información sobre cómo y cuándo eliminar este mensaje de plantilla )

La implementación más común de MTCMOS para reducir la energía utiliza transistores de suspensión. La lógica es suministrada por un carril de alimentación virtual . Los dispositivos de bajo V _th se utilizan en la lógica donde la velocidad de conmutación rápida es importante. Los dispositivos de alto V _th que conectan los rieles de alimentación y los rieles de alimentación virtuales se encienden en modo activo y se apagan en modo de suspensión . Los dispositivos de alto V _th se utilizan como transistores de suspensión para reducir la potencia de fuga estática.

El diseño del interruptor de alimentación que enciende y apaga la fuente de alimentación de las puertas lógicas es esencial para las técnicas de circuito de alta velocidad y bajo voltaje como MTCMOS. La velocidad, el área y la potencia de un circuito lógico están influenciadas por las características del interruptor de encendido.

En un enfoque "de grano grueso", los transistores de sueño V- _ésimo alto _abren la alimentación a bloques lógicos completos. ^[3] La señal de suspensión se desactiva durante el modo activo, lo que hace que el transistor se encienda y proporcione energía virtual (tierra) a la lógica de V- _ésima baja . La señal de suspensión se activa durante el modo de suspensión , lo que hace que el transistor se apague y desconecte la alimentación (tierra) de la lógica de V _th baja . Los inconvenientes de este enfoque son que:

• Los bloques lógicos deben dividirse para determinar cuándo un bloque puede apagarse (encenderse) de manera segura.
• Los transistores de suspensión son grandes y deben dimensionarse cuidadosamente para suministrar la corriente requerida por el bloque de circuitos.
• Se debe agregar un circuito de administración de energía siempre activo (nunca en modo de suspensión)

En un enfoque de "grano fino", se incorporan transistores de sueño V- _ésimo alto dentro de cada puerta. Los transistores de V _th bajo se utilizan para las redes pull-up y pull-down, y se usa un transistor de V _th alto para controlar la corriente de fuga entre las dos redes. Este enfoque elimina los problemas de la partición de bloques lógicos y el tamaño del transistor de suspensión. Sin embargo, se agrega una gran cantidad de sobrecarga de área debido tanto a la inclusión de transistores adicionales en cada puerta booleana como a la creación de un árbol de distribución de la señal de suspensión.

Un enfoque intermedio es incorporar transistores de sueño V- _ésimo alto en puertas de umbral que tienen una función más complicada. Dado que se requieren menos puertas de umbral de este tipo para implementar cualquier función arbitraria en comparación con las puertas booleanas, la incorporación de MTCMOS en cada puerta requiere menos sobrecarga de área. Se encuentran ejemplos de puertas de umbral que tienen una función más complicada con Null Convention Logic ^[4] y Sleep Convention Logic. ^[5] Se requiere algo de arte para implementar MTCMOS sin causar fallas u otros problemas.

Referencias

1. Anis, M .; Areibi; Mahmoud; Elmasry (2002). "Reducción de potencia dinámica y de fuga en circuitos MTCMOS". Conferencia de Automatización del Diseño, 2002 . Actas. 39th : 480-485. ISBN 1-58113-461-4.
2. Oklobdzija, Vojin G. (1997). Diseño y Fabricación Digital . CRC-Press. págs. 12-18. ISBN 978-0-8493-8602-2.
3. Smith, Scott y Di, Jia (2009). Diseño de circuitos asíncronos utilizando lógica de convención nula (NCL) . Editores Morgan & Claypool. págs. 61–73. ISBN 978-1-59829-981-6.
4. Fant, Karl (2005). Diseño lógicamente determinado: diseño de sistema sin reloj con lógica de convención NULL . John Wiley e hijos. ISBN 978-0-471-68478-7.
5. Smith, Scott y Di, Jia. "US 7,977,972" . Consultado el 12 de diciembre de 2011 .