El NVAX es un microprocesador CMOS desarrollado y producido por Digital Equipment Corporation (DEC) que implementó la arquitectura de conjunto de instrucciones VAX (ISA). Una variante del NVAX, el NVAX +, difería en la interfaz de bus y la caché externa admitida, pero por lo demás era idéntica en lo que respecta a la microarquitectura. El NVAX + fue diseñado para tener el mismo bus que el DECchip 21064 , lo que permite un reemplazo directo .
El NVAX y NVAX + se utilizaron en sistemas VAX de último modelo lanzados en 1991, como el MicroVAX 3100 , VAXstation 4000 , VAX 4000 , VAX 6000 , VAX 7000/10000 y VAXft . Aunque Digital actualizó el diseño a principios de la década de 1990, los procesadores y la propia plataforma VAX fueron finalmente reemplazados por la introducción del DECchip 21064 , una implementación de la arquitectura Alpha (entonces Alpha AXP) y los sistemas resultantes en noviembre de 1992.
El NVAX se ofreció en una variedad de velocidades de reloj, 83,3 MHz (12 ns), 71 MHz (14 ns) y 62,5 MHz (16 ns), mientras que el NVAX + tiene una frecuencia de 90,9 MHz (11 ns). El NVAX ofrecía alrededor de 25 unidades de rendimiento VAX (VUP), mientras que el NVAX + tenía aproximadamente 35 VUP. Esto fue solo un poco menos que los aproximadamente 40 VUP del mainframe VAX 9000 , pero disponible en un factor de forma de escritorio.
El modelo final de la serie fue el NVAX ++, o NV5, que ofrece 50 VUP. Este fue el último procesador VAX, DEC se había trasladado por completo al DEC Alpha después de ese punto.
Descripción
NVAX contenía 1,3 millones de transistores en una matriz de 16,2 por 14,6 mm de tamaño (236,52 mm²). La matriz se fabricó en el proceso CMOS de cuarta generación de Digital, CMOS-4, un proceso de 0,75 µm con tres capas de interconexión de aluminio . El NVAX está empaquetado en una matriz de cuadrícula de 339 pines . El NVAX se ofreció en una variedad de velocidades de reloj, 83,3 MHz (12 ns), 71 MHz (14 ns) y 62,5 MHz (16 ns), mientras que el NVAX + tiene una frecuencia de 90,9 MHz (11 ns). El NVAX ofreció alrededor de 25 unidades de rendimiento VAX (VUP).
El NVAX +, presentado al mismo tiempo, era idéntico en términos del diseño del procesador, pero usaba un bus, un sistema de caché diferente y su conexión externa era una matriz de 431 pines. Estos eran idénticos a los del Alpha, lo que permitía actualizar una máquina NVAX + a Alpha simplemente cambiando la CPU. Estos cambios también le permitieron operar con un rendimiento ligeramente superior, y el NVAX + funcionó a aproximadamente 35 VUP. Esto fue solo un poco menos que los aproximadamente 40 VUP del mainframe VAX 9000 .
En 1994, el NVAX ++ (también conocido como NV5) se introdujo en los sistemas VAX 7000 Modelo 7x0 y VAX 10000 Modelo 7x0. Operó a 133 MHz (7,5 ns) y se fabricó en el proceso CMOS de quinta generación de Digital, CMOS-5, un proceso de 0,50 µm. Mejoró el rendimiento a 50 VUP. En 1996, se introdujo un NV5 de 170,9 MHz, utilizado en el VAX 7000/10000 Modelo 8x0.
Microarquitectura
El NVAX está dividido en cinco unidades semiautónomas, I-box, E-box, F-box, M-box y C-box. El NVAX está macropipelinado. Varias macroinstrucciones de VAX son procesadas en paralelo por unidades autónomas, que tienen sus propias micropipelinas.
El I-box busca y decodifica las instrucciones VAX. También contiene la caché de instrucciones virtuales (VIC) de asignación directa de 2 KB y la tabla de historial de ramas de 512 entradas por 4 bits. El I-box tenía como objetivo obtener ocho bytes de datos de instrucción del VIC durante cada ciclo.
El E-box ejecuta la mayoría de las instrucciones que no son de coma flotante. Está controlado por microcódigo de una tienda de control de 1.600 palabras con la capacidad de parchear 20 palabras.
El cuadro F ejecuta instrucciones de punto flotante así como instrucciones de multiplicación de enteros de 32 bits. Tiene una canalización de multiplicación de enteros y punto flotante de cuatro etapas y un divisor de punto flotante sin canalización.
Referencias
- Uhler, Michael G. y col. "Los microprocesadores VAX de alto rendimiento NVAX y NVAX +" . Revista técnica digital , volumen 4, número 3, verano de 1992. págs. 11–23.
- Nuestrosgen, Marco. "Resumen del modelo de CPU VAX" .
Otras lecturas
- Digital Technical Journal: número especial sobre sistemas VAX con microprocesador NVAX . (Corporación de equipos digitales) 4 (3). Verano de 1992. ISSN 0898-901X .
- Anderson, W. (1992). "Verificación lógica del diseño del chip CPU NVAX". Proceedings 1992 IEEE International Conference on Computer Design: VLSI in Computers & Processors . págs. 306-309. ISBN 0-8186-3110-4 .
- Badeau, RW y col. (1992). "Un microprocesador VAX macropipelinado de 100 MHz". IEEE Journal of Solid-State Circuits , Volumen 27, Edición 11. pp. 1585-1598. ISSN 0018-9200 .
- Fox, Thomas F. (1994). "El diseño de microprocesadores de alto rendimiento en Digital". Actas de la 31ª Conferencia Anual de Automatización de Diseño ACM-IEEE . págs. 586–591.