En un sistema PCI Express (PCIe), un dispositivo complejo raíz conecta la CPU y el subsistema de memoria a la estructura del conmutador PCI Express compuesta por uno o más dispositivos de conmutador.
![](http://wikiimg.tojsiabtv.com/wikipedia/commons/thumb/1/1c/Example_PCI_Express_Topology.svg/400px-Example_PCI_Express_Topology.svg.png)
Similar a un puente de host en un sistema PCI , [2] el complejo raíz genera solicitudes de transacción en nombre de la CPU , que está interconectada a través de un bus local. La funcionalidad del complejo raíz se puede implementar como un dispositivo discreto ( chip Northbridge ) o se puede integrar en la CPU. Un complejo raíz puede contener más de un puerto PCI Express y se pueden conectar varios dispositivos de conmutación a puertos en el complejo raíz o en cascada. [3]
Mapa de memoria del dispositivo
El Complejo raíz PCIE contiene una copia maestra de una 'Tabla de configuración de tipo 1' que define el espacio de memoria del host al que se puede acceder desde cada dispositivo de punto final. Además, cada dispositivo de punto final PCIE contiene una copia maestra de su propio mapa de espacio de memoria en la memoria del sistema host como una 'Tabla de configuración de tipo 0', esta tabla de configuración en cada dispositivo permite que el host acceda a la memoria local de un dispositivo PCIe. Tanto las tablas de configuración Tipo 1 como Tipo 0 son configuradas por el Sistema Operativo Host que controla el Complejo Raíz mediante un proceso conocido como enumeración y que actúa para construir un mapa de memoria del dispositivo para el sistema consultando cada puente y dispositivo de punto final conectado en el red de autobuses. De manera similar, un puente PCIE actúa como un complejo raíz escalonado con una "Tabla de configuración de tipo 0".
Referencias
- ↑ Richard Solomon (17 de junio de 2015). "Conceptos básicos y antecedentes de PCI Express" (PDF) . PCI-SIG . pag. 26 . Consultado el 12 de abril de 2016 .
- ^ "Especificaciones del bus (controladores de dispositivos de escritura)" . docs.oracle.com . Consultado el 14 de noviembre de 2020 .
- ^ "Elección de la solución lógica programable adecuada para aplicaciones PCI Express" . Archivado desde el original el 21 de febrero de 2011 . Consultado el 31 de marzo de 2010 .