El zócalo FM1 es un zócalo de CPU para ordenadores de sobremesa utilizado por los procesadores APU de la serie A ("Llano") de AMD y los procesadores Athlon II derivados de Llano . Fue lanzado en julio de 2011. Sus sucesores directos son Socket FM2 (septiembre de 2012) y Socket FM2 + (enero de 2014), mientras que Socket AM1 (enero de 2014) tiene como objetivo los SoC de baja potencia.
![]() | |
Tipo | PGA - ZIF |
---|---|
Factores de forma de chip | PGA |
Contactos | 905 |
Protocolo FSB | Interfaz de medios unificada (UMI) |
Frecuencia FSB | 100 MHz Reloj del sistema UMI hasta 5,2 GT / s |
Procesadores | APU tempranas de la serie A |
Sucesor | FM2 |
Este artículo es parte de la serie de zócalos de CPU |
Conjuntos de chips
Para los conjuntos de chips disponibles, consulte los concentradores de controladores Fusion (FCH) .
APU disponibles
Las APU que utilizan Socket FM1 son la plataforma Lynx de AMD .
Consulte la Lista de unidades de procesamiento acelerado de AMD para conocer las denominaciones de productos de concreto.
Descripción general de las funciones de las APU de AMD
La siguiente tabla muestra las características de las APU de AMD (consulte también: Lista de unidades de procesamiento acelerado de AMD ).
Nombre clave | Servidor | Básico | Toronto | |||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
Micro | Kioto | |||||||||||||||||||
Escritorio | Actuación | Renoir | Cezanne | |||||||||||||||||
Convencional | Llano | Trinidad | Richland | Kaveri | Actualización de Kaveri (Godavari) | Carrizo | Bristol Ridge | Cuervo Ridge | Picasso | |||||||||||
Entrada | ||||||||||||||||||||
Básico | Kabini | |||||||||||||||||||
Móvil | Actuación | Renoir | Cezanne | |||||||||||||||||
Convencional | Llano | Trinidad | Richland | Kaveri | Carrizo | Bristol Ridge | Cuervo Ridge | Picasso | ||||||||||||
Entrada | Dalí | |||||||||||||||||||
Básico | Desna, Ontario, Zacate | Kabini, Temash | Beema, Mullins | Carrizo-L | Stoney Ridge | |||||||||||||||
Incorporado | Trinidad | Águila calva | Halcón Merlín , Halcón Marrón | Gran búho cornado | Halcón gris | Ontario, Zacate | Kabini | Águila de estepa , águila coronada , familia LX | Halcón de la pradera | Cernícalo con bandas | ||||||||||
Plataforma | Alta, estándar y baja potencia. | Potencia baja y ultrabaja | ||||||||||||||||||
Liberado | Ago. De 2011 | Octubre de 2012 | Junio de 2013 | Ene. De 2014 | 2015 | Junio de 2015 | Junio de 2016 | Oct. De 2017 | Ene. De 2019 | Mar. De 2020 | Enero de 2021 | Ene. De 2011 | Mayo 2013 | Abr. De 2014 | Mayo de 2015 | Febrero de 2016 | Abr. De 2019 | |||
Microarquitectura de CPU | K10 | Piledriver | Aplanadora | Excavador | " Excavadora + " [1] | zen | Zen + | Zen 2 | Zen 3 | Gato montés | Jaguar | Puma | Puma + [2] | " Excavadora + " | zen | |||||
ES UN | x86-64 | x86-64 | ||||||||||||||||||
Enchufe | Escritorio | Gama alta | N / A | N / A | ||||||||||||||||
Convencional | N / A | AM4 | ||||||||||||||||||
Entrada | FM1 | FM2 | FM2 + [a] | N / A | ||||||||||||||||
Básico | N / A | N / A | AM1 | N / A | ||||||||||||||||
Otro | FS1 | FS1 + , FP2 | FP3 | FP4 | FP5 | FP6 | FT1 | FT3 | FT3b | FP4 | FP5 | |||||||||
Versión PCI Express | 2.0 | 3,0 | 2.0 | 3,0 | ||||||||||||||||
Fabuloso ( nm ) | GF 32SHP ( HKMG SOI ) | GF 28SHP (HKMG a granel) | GF 14LPP ( FinFET a granel) | GF 12LP (FinFET a granel) | TSMC N7 (FinFET a granel) | TSMC N40 (a granel) | TSMC N28 (HKMG a granel) | GF 28SHP (HKMG a granel) | GF 14LPP ( FinFET a granel) | |||||||||||
Área de matriz (mm 2 ) | 228 | 246 | 245 | 245 | 250 | 210 [3] | 156 | 180 | 75 (+ 28 FCH ) | 107 | ? | 125 | 149 | |||||||
TDP mínimo (W) | 35 | 17 | 12 | 10 | 4.5 | 4 | 3,95 | 10 | 6 | |||||||||||
Max APU TDP (W) | 100 | 95 | sesenta y cinco | 18 | 25 | |||||||||||||||
Reloj base de APU de stock máx. (GHz) | 3 | 3.8 | 4.1 | 4.1 | 3,7 | 3.8 | 3.6 | 3,7 | 3.8 | 4.0 | 1,75 | 2.2 | 2 | 2.2 | 3.2 | 3.3 | ||||
Máx. De APU por nodo [b] | 1 | 1 | ||||||||||||||||||
Número máximo de núcleos de CPU [c] por APU | 4 | 8 | 2 | 4 | 2 | |||||||||||||||
Max subprocesos por núcleo de CPU | 1 | 2 | 1 | 2 | ||||||||||||||||
Estructura entera | 3 + 3 | 2 + 2 | 4 + 2 | 4 + 2 + 1 | 4 + 2 + 1 | 1 + 1 + 1 + 1 | 2 + 2 | 4 + 2 | ||||||||||||
i386, i486, i586, CMOV, NOPL, i686, PAE , NX bit , CMPXCHG16B, AMD-V , RVI , ABM y LAHF / SAHF de 64 bits | ![]() | ![]() | ||||||||||||||||||
IOMMU [d] | N / A | ![]() | ||||||||||||||||||
BMI1 , AES-NI , CLMUL y F16C | N / A | ![]() | ||||||||||||||||||
MOVBE | N / A | ![]() | ||||||||||||||||||
AVIC , BMI2 y RDRAND | N / A | ![]() | ||||||||||||||||||
ADX , SHA , RDSEED , SMAP , SMEP , XSAVEC, XSAVES, XRSTORS, CLFLUSHOPT y CLZERO | N / A | ![]() | N / A | ![]() | ||||||||||||||||
WBNOINVD, CLWB, RDPID, RDPRU y MCOMMIT | N / A | ![]() | N / A | |||||||||||||||||
FPU por núcleo | 1 | 0,5 | 1 | 1 | 0,5 | 1 | ||||||||||||||
Tubos por FPU | 2 | 2 | ||||||||||||||||||
Ancho de tubería FPU | 128 bits | 256 bits | 80 bits | 128 bits | ||||||||||||||||
Conjunto de instrucciones de CPU Nivel SIMD | SSE4a [e] | AVX | AVX2 | SSSE3 | AVX | AVX2 | ||||||||||||||
3D¡Ahora! | 3DNow! + | N / A | N / A | |||||||||||||||||
PREFETCH / PREFETCHW | ![]() | ![]() | ||||||||||||||||||
FMA4 , LWP, TBM y XOP | N / A | ![]() | N / A | N / A | ![]() | N / A | ||||||||||||||
FMA3 | ![]() | ![]() | ||||||||||||||||||
Caché de datos L1 por núcleo (KiB) | 64 | dieciséis | 32 | 32 | ||||||||||||||||
L1 caché de datos asociatividad (formas) | 2 | 4 | 8 | 8 | ||||||||||||||||
Cachés de instrucción L1 por núcleo | 1 | 0,5 | 1 | 1 | 0,5 | 1 | ||||||||||||||
Caché máximo de instrucciones L1 total de APU (KiB) | 256 | 128 | 192 | 256 | 512 | 64 | 128 | 96 | 128 | |||||||||||
L1 caché de instrucciones asociatividad (formas) | 2 | 3 | 4 | 8 | 2 | 3 | 4 | |||||||||||||
Cachés L2 por núcleo | 1 | 0,5 | 1 | 1 | 0,5 | 1 | ||||||||||||||
Caché L2 total de APU máx. (MiB) | 4 | 2 | 4 | 1 | 2 | 1 | ||||||||||||||
Caché L2 asociatividad (formas) | dieciséis | 8 | dieciséis | 8 | ||||||||||||||||
Caché L3 total de APU (MiB) | N / A | 4 | 8 | dieciséis | N / A | 4 | ||||||||||||||
APU caché L3 asociatividad (formas) | dieciséis | dieciséis | ||||||||||||||||||
Esquema de caché L3 | Víctima | N / A | Víctima | Víctima | ||||||||||||||||
Soporte máximo de DRAM de stock | DDR3-1866 | DDR3-2133 | DDR3-2133 , DDR4-2400 | DDR4-2400 | DDR4-2933 | DDR4-3200 , LPDDR4-4266 | DDR3L-1333 | DDR3L-1600 | DDR3L-1866 | DDR3-1866 , DDR4-2400 | DDR4-2400 | |||||||||
Max DRAM canales por APU | 2 | 1 | 2 | |||||||||||||||||
Ancho de banda máximo de DRAM (GB / s) por APU | 29.866 | 34.132 | 38.400 | 46.932 | 68.256 | ? | 10.666 | 12.800 | 14.933 | 19.200 | 38.400 | |||||||||
Microarquitectura de GPU | TeraScale 2 (VLIW5) | TeraScale 3 (VLIW4) | GCN de 2.ª generación | GCN de 3.ª generación | GCN 5.ª generación [4] | TeraScale 2 (VLIW5) | GCN de 2.ª generación | GCN de 3.ª generación [4] | GCN 5.a generación | |||||||||||
Conjunto de instrucciones de GPU | Conjunto de instrucciones TeraScale | Conjunto de instrucciones GCN | Conjunto de instrucciones TeraScale | Conjunto de instrucciones GCN | ||||||||||||||||
Reloj base máximo de la GPU (MHz) | 600 | 800 | 844 | 866 | 1108 | 1250 | 1400 | 2100 | 2100 | 538 | 600 | ? | 847 | 900 | 1200 | |||||
GFLOPS base de GPU máximo en stock [f] | 480 | 614,4 | 648,1 | 886,7 | 1134,5 | 1760 | 1971.2 | 2150.4 | ? | 86 | ? | ? | ? | 345,6 | 460,8 | |||||
Motor 3D [g] | Hasta 400: 20: 8 | Hasta 384: 24: 6 | Hasta 512: 32: 8 | Hasta 704: 44: 16 [5] | Hasta 512: 32: 8 | 80: 8: 4 | 128: 8: 4 | Hasta 192:?:? | Hasta 192:?:? | |||||||||||
IOMMUv1 | IOMMUv2 | IOMMUv1 | ? | IOMMUv2 | ||||||||||||||||
Decodificador de video | UVD 3.0 | UVD 4.2 | UVD 6.0 | VCN 1.0 [6] | VCN 2.0 [7] | UVD 3.0 | UVD 4.0 | UVD 4.2 | UVD 6.0 | UVD 6,3 | VCN 1.0 | |||||||||
Codificador de video | N / A | VCE 1.0 | VCE 2.0 | VCE 3.1 | N / A | VCE 2.0 | VCE 3.1 | |||||||||||||
Movimiento fluido AMD | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ||||||||||||||
Ahorro de energía de la GPU | PowerPlay | PowerTune | PowerPlay | PowerTune [8] | ||||||||||||||||
TrueAudio | N / A | ![]() | N / A | ![]() | ||||||||||||||||
FreeSync | 1 2 | 1 2 | ||||||||||||||||||
HDCP [h] | ? | 1.4 | 1,4 2,2 | ? | 1.4 | 1,4 2,2 | ||||||||||||||
PlayReady [h] | N / A | 3.0 todavía no | N / A | 3.0 todavía no | ||||||||||||||||
Pantallas compatibles [i] | 2-3 | 2-4 | 3 | 3 (escritorio) 4 (móvil, integrado) | 4 | 2 | 3 | 4 | ||||||||||||
/drm/radeon [j] [11] [12] | ![]() | N / A | ![]() | N / A | ||||||||||||||||
/drm/amdgpu [j] [13] | N / A | ![]() | ![]() | N / A | ![]() | ![]() |
- ^ Para modelos de excavadoras FM2 +: A8-7680, A6-7480 y Athlon X4 845.
- ^ Una PC sería un nodo.
- ^ Una APU combina una CPU y una GPU. Ambos tienen núcleos.
- ^ Requiere soporte de firmware.
- ^ Sin SSE4. Sin SSSE3.
- ^ El rendimiento de precisión simple se calcula a partir de la velocidad del reloj del núcleo base (o impulso) en función de unaoperación FMA .
- ^ Sombreadores unificados : unidades de mapeo de texturas : unidades de salida de renderizado
- ^ a b Para reproducir contenido de video protegido, también se requiere compatibilidad con la tarjeta, el sistema operativo, el controlador y la aplicación. También se necesita una pantalla HDCP compatible para esto. HDCP es obligatorio para la salida de ciertos formatos de audio, lo que impone restricciones adicionales a la configuración multimedia.
- ^ Para alimentar más de dos pantallas, los paneles adicionales deben tenercompatibilidadnativa con DisplayPort . [10] Como alternativa, se pueden emplear adaptadores DisplayPort a DVI / HDMI / VGA activos.
- ^ a b DRM ( Direct Rendering Manager ) es un componente del kernel de Linux. El soporte en esta tabla se refiere a la versión más actual.
Ver también
- Microarquitectura familiar 12h
- Comparación de conjuntos de chips AMD # Concentradores de controlador Fusion (FCH)
- Lista de procesadores FM1
Referencias
- ^ "AMD anuncia la APU de séptima generación: excavadora mk2 en Bristol Ridge y Stoney Ridge para portátiles" . 31 de mayo de 2016 . Consultado el 3 de enero de 2020 .
- ^ Familia de APU "AMD Mobile" Carrizo "diseñada para brindar un salto significativo en rendimiento y eficiencia energética en 2015" (Comunicado de prensa). 20 de noviembre de 2014 . Consultado el 16 de febrero de 2015 .
- ^ "La Guía de comparación de CPU móviles Rev. 13.0 Página 5: Lista completa de CPU móviles AMD" . TechARP.com . Consultado el 13 de diciembre de 2017 .
- ^ a b "GPU AMD VEGA10 y VEGA11 detectadas en el controlador OpenCL" . VideoCardz.com . Consultado el 6 de junio de 2017 .
- ^ Cutress, Ian (1 de febrero de 2018). "Zen Cores y Vega: Ryzen APU para AM4 - AMD Tech Day en CES: se revela la hoja de ruta 2018, con Ryzen APU, Zen + en 12nm, Vega en 7nm" . Anandtech . Consultado el 7 de febrero de 2018 .
- ^ Larabel, Michael (17 de noviembre de 2017). "El soporte de codificación Radeon VCN aterriza en Mesa 17.4 Git" . Phoronix . Consultado el 20 de noviembre de 2017 .
- ^ Liu, Leo (4 de septiembre de 2020). "Agregar soporte de decodificación Renoir VCN" . Consultado el 11 de septiembre de 2020 .
Tiene el mismo bloque VCN2.x que Navi1x
- ^ Tony Chen; Jason Greaves, "AMD's Graphics Core Next (GCN) Architecture" (PDF) , AMD , consultado el 13 de agosto de 2016
- ^ "Una mirada técnica a la arquitectura Kaveri de AMD" . Semi precisa . Consultado el 6 de julio de 2014 .
- ^ "¿Cómo conecto tres o más monitores a una tarjeta gráfica de las series AMD Radeon ™ HD 5000, HD 6000 y HD 7000?" . AMD . Consultado el 8 de diciembre de 2014 .
- ^ Airlie, David (26 de noviembre de 2009). "DisplayPort compatible con el controlador KMS integrado en el kernel de Linux 2.6.33" . Consultado el 16 de enero de 2016 .
- ^ "Matriz de funciones de Radeon" . freedesktop.org . Consultado el 10 de enero de 2016 .
- ^ Deucher, Alexander (16 de septiembre de 2015). "XDC2015: AMDGPU" (PDF) . Consultado el 16 de enero de 2016 .
- ^ a b Michel Dänzer (17 de noviembre de 2016). "[ANUNCIO] xf86-video-amdgpu 1.2.0" . listas.x.org .
- http://www.tomshardware.com/news/amd-llano-socket-fm1-sample,12549.html
- https://www.amd.com/us/products/desktop/processors/a-series/Pages/a-series-model-number-comparison.aspx