Lógica en modo actual

La lógica de modo actual ( CML ), o lógica de acoplamiento de fuente ( SCL ), es un estilo de diseño digital que se utiliza tanto para puertas lógicas como para señalización digital de datos digitales a nivel de placa .

El principio básico de CML es que la corriente de un generador de corriente constante se dirige entre dos caminos alternativos dependiendo de si se está representando un cero lógico o uno lógico. Normalmente, el generador está conectado a las dos fuentes de un par de FET diferenciales, siendo las dos rutas sus dos drenajes. Los equivalentes bipolares operan de la misma manera, y la salida se toma de los colectores de los transistores BJT.

Como interconexión diferencial a nivel de PCB, está diseñada para transmitir datos a velocidades entre 312,5 Mbit / sy 3,125 Gbit / s a través de placas de circuito impreso estándar . ^[1]

Esquema de terminación de CML

La transmisión es de punto a punto, unidireccional y generalmente termina en el destino con resistencias de 50 Ω a V _cc en ambas líneas diferenciales. CML se utiliza con frecuencia en interfaces para componentes de fibra óptica. La principal diferencia entre CML y ECL como tecnología de enlace es la impedancia de salida de la etapa del controlador: el seguidor del emisor de ECL tiene una resistencia baja de alrededor de 5 ohmios, mientras que el CML se conecta a los drenajes de los transistores de conducción, que tienen una alta impedancia, y por lo tanto la impedancia del tirón La red arriba / abajo (típicamente 50 ohmios resistivos) es la impedancia de salida efectiva. Tener una impedancia de excitación más cercana a la impedancia característica de la línea excitada reduce en gran medida los timbres indeseables.

Las señales CML también se han encontrado útiles para conexiones entre módulos. CML es la capa física utilizada en los enlaces de video DVI y HDMI , las interfaces entre un controlador de pantalla y un monitor. ^[2]

Además, CML se ha utilizado ampliamente en sistemas integrados de alta velocidad, como sistemas de telecomunicaciones como: transceptores de datos en serie, sintetizadores de frecuencia.

Operación

El funcionamiento rápido de los circuitos CML se debe principalmente a su menor oscilación de voltaje de salida en comparación con los circuitos CMOS estáticos , así como a la conmutación de corriente muy rápida que tiene lugar en los transistores de par diferencial de entrada. Uno de los requisitos principales de un circuito lógico en modo de corriente es que el transistor de polarización de corriente debe permanecer en la región de saturación para mantener una corriente constante.

Ultra baja potencia

Recientemente, CML se ha utilizado en aplicaciones de energía ultrabaja. Los estudios muestran que si bien la corriente de fuga en los circuitos CMOS estáticos convencionales se está convirtiendo en un gran desafío para reducir la disipación de energía, un buen control del consumo de corriente de CML los convierte en un muy buen candidato para un uso de energía extremadamente bajo. Llamado subumbral CML o subumbral fuente acoplada lógica (STSCL), ^[3]^[4]^[5] el consumo de corriente de cada puerta se puede reducir a unas pocas decenas de picoamperios.

Ver también

Señalización diferencial de bajo voltaje (LVDS) Un estándar diferencial que se utiliza principalmente para señales entre módulos.
Lógica acoplada a emisor con referencia positiva , un estándar de señalización diferencial para comunicaciones entre módulos de alta velocidad

Referencias

^ Interfaz serie para convertidores de datos,estándar JEDEC JESD204, abril de 2006
^ "Comprensión de las señales DVI-D, HDMI y DisplayPort" (PDF) . Archivado desde el original (PDF) en 2013-11-02 . Consultado el 30 de octubre de 2013 .
^ Tajalli, Armin; Vittoz, Eric; Brauer, Elizabeth J .; Leblebici, Yusuf. "Circuitos lógicos de modo de corriente MOS de subumbral de potencia ultrabaja que utilizan un concepto de dispositivo de carga novedoso". Esscirc 2007 .
^ Tajalli, Armin; Leblebici, Yusuf (27 de septiembre de 2010). Diseño de IC de señal mixta de baja potencia extrema: circuitos acoplados en fuente subumbral . Springer , Nueva York. ISBN 978-1-4419-6477-9.
^ Reynders, Nele; Dehaene, Wim (2015). Escrito en Heverlee, Bélgica. Diseño de ultra bajo voltaje de circuitos digitales energéticamente eficientes . Circuitos analógicos y procesamiento de señales (ACSP) (1 ed.). Cham, Suiza: Springer International Publishing AG Suiza . doi : 10.1007 / 978-3-319-16136-5 . ISBN 978-3-319-16135-8. ISSN 1872-082X . LCCN 2015935431 .

Nivel de interfaz del sistema 5 (SxI-5): Características eléctricas comunes para interfaces paralelas de 2.488 - 3.125 Gbit / s. OIF , octubre de 2002.
TFI-5: Acuerdo de implementación de la interfaz TDM Fabric to Framer. OIF, 16 de septiembre de 2003
Introducción a LVDS, PECL y CML, Maxim, http://pdfserv.maxim-ic.com/en/an/AN291.pdf
http://www.ee.iitm.ac.in/~nagendra/videolectures/doku.php?id=ee685:start
Interfaz entre LVPECL, VML, cml y niveles LVDS, http://focus.ti.com/lit/an/slla120/slla120.pdf
Para obtener más detalles sobre la automatización del diseño y el diseño de baja potencia de los circuitos CML, consulte: http://lsm.epfl.ch

enlaces externos

JESD204B - un estándar JEDEC para la interfaz de datos en serie - Analog Devices
Descripción general de JESD204B (diapositivas) - Texas Instruments

[1] Interfaz serie para convertidores de datos,estándar JEDEC JESD204, abril de 2006

[2] "Comprensión de las señales DVI-D, HDMI y DisplayPort" (PDF) . Archivado desde el original (PDF) en 2013-11-02 . Consultado el 30 de octubre de 2013 .

[Tajalli_2007-3] Tajalli, Armin; Vittoz, Eric; Brauer, Elizabeth J .; Leblebici, Yusuf. "Circuitos lógicos de modo de corriente MOS de subumbral de potencia ultrabaja que utilizan un concepto de dispositivo de carga novedoso". Esscirc 2007 .

[Tajalli_2010-4] Tajalli, Armin; Leblebici, Yusuf (27 de septiembre de 2010). Diseño de IC de señal mixta de baja potencia extrema: circuitos acoplados en fuente subumbral . Springer , Nueva York. ISBN 978-1-4419-6477-9.

[ULVD_2015-5] Reynders, Nele; Dehaene, Wim (2015). Escrito en Heverlee, Bélgica. Diseño de ultra bajo voltaje de circuitos digitales energéticamente eficientes . Circuitos analógicos y procesamiento de señales (ACSP) (1 ed.). Cham, Suiza: Springer International Publishing AG Suiza . doi : 10.1007 / 978-3-319-16136-5 . ISBN 978-3-319-16135-8. ISSN 1872-082X . LCCN 2015935431 .

[1]