Este artículo necesita citas adicionales para su verificación . ( diciembre de 2011 ) |
Una matriz de cuadrícula de pines ( PGA ) es un tipo de empaquetado de circuito integrado . En un PGA, el paquete es cuadrado o rectangular y los pines están dispuestos en una matriz regular en la parte inferior del paquete. Las clavijas suelen estar separadas por 2,54 mm (0,1 "), [1] y pueden cubrir o no toda la parte inferior del paquete.
Los PGA a menudo se montan en placas de circuito impreso mediante el método de orificio pasante o se insertan en un zócalo . Los PGA permiten más pines por circuito integrado que los paquetes más antiguos, como el paquete dual en línea (DIP).
Intel utilizó el empaquetado de matriz de rejilla de pines de plástico (PPGA) para los procesadores Celeron de núcleo Mendocino de último modelo basados en Socket 370 . [2] Algunos procesadores anteriores a Socket 8 también usaban un factor de forma similar, aunque no se los conocía oficialmente como PPGA.
Una matriz de cuadrícula de pines de chip invertido (FC-PGA o FCPGA) es una forma de matriz de cuadrícula de pines en la que el troquel mira hacia abajo en la parte superior del sustrato con la parte posterior del troquel expuesta. Esto permite que la matriz tenga un contacto más directo con el disipador de calor u otro mecanismo de enfriamiento.
El FC-PGA fue introducido por Intel con los procesadores Pentium III y Celeron [3] de núcleo Coppermine basados en Socket 370, y más tarde se utilizó para procesadores Pentium 4 [4] y Celeron basados en Socket 478 . Los procesadores FC-PGA encajan en los zócalos de placa base basados en ZIF ( fuerza de inserción cero ) Socket 370 y Socket 478 ; AMD también ha utilizado paquetes similares. Todavía se usa hoy [ ¿cuándo? ] para procesadores Intel móviles.
Los procesadores Intel basados en Socket 5 y Socket 7 utilizan la matriz de cuadrícula de pines escalonados (SPGA) . El socket 8 usó un diseño SPGA parcial en la mitad del procesador.
Consiste en dos matrices cuadradas de pines, desplazadas en ambas direcciones por la mitad de la distancia mínima entre pines en una de las matrices. Dicho de otra manera: dentro de un límite cuadrado, los pines forman una celosía cuadrada diagonal . Generalmente hay una sección en el centro del paquete sin alfileres. Los paquetes SPGA suelen ser utilizados por dispositivos que requieren una densidad de pines superior a la que puede proporcionar un PGA, como los microprocesadores .
Una matriz de rejilla de pines de cerámica (CPGA) es un tipo de empaque utilizado por circuitos integrados . Este tipo de embalaje utiliza un sustrato cerámico con clavijas dispuestas en una matriz de rejilla de clavijas. Algunas CPU que utilizan paquetes CPGA son AMD Socket A Athlons y Duron .
AMD utilizó un CPGA para los procesadores Athlon y Duron basados en Socket A, así como para algunos procesadores AMD basados en Socket AM2 y Socket AM2 + . Si bien otros fabricantes han utilizado factores de forma similares, no se les conoce oficialmente como CPGA. Este tipo de embalaje utiliza un sustrato cerámico con clavijas dispuestas en una matriz.
Un microprocesador VIA C3 de 1,2 GHz en un paquete de cerámica
Chip Pentium de 133 MHz en un paquete de cerámica
Una matriz de cuadrícula de pines orgánicos (OPGA) es un tipo de conexión para circuitos integrados , y especialmente CPU , donde la matriz de silicio se une a una placa hecha de un plástico orgánico que está perforada por una matriz de pines que hacen las conexiones necesarias para el enchufe .
La parte inferior de un Celeron -400 en un PPGA
Una CPU OPGA. Tenga en cuenta el color marrón: muchas partes de OPGA son de color verde. La matriz está en el centro del dispositivo y los cuatro círculos grises son espaciadores de espuma para aliviar la presión de la matriz, causada por el disipador de calor.
Una matriz de cuadrícula de espárragos (SGA) es un paquete de escala de chip de matriz de cuadrícula de pines cortos para su uso en tecnología de montaje en superficie . La matriz de rejilla de postes de polímero o la matriz de rejilla de postes de plástico fue desarrollada conjuntamente por el Centro Interuniversitario de Microelectrónica (IMEC) y el Laboratorio de Tecnología de Producción , Siemens AG . [5] [6]
La matriz de cuadrícula de pines reducida fue utilizada por las variantes móviles con zócalo de los procesadores Intel Core i3 / 5/7 y presenta un paso de pines reducido de 1 mm, [7] en comparación con el paso de pines de 1,27 mm utilizado por los procesadores AMD contemporáneos e Intel más antiguos. procesadores. Se utiliza en los enchufes G1 , G2 y G3 .
|url=
( ayuda )