La pendiente sub-umbral es una característica de un MOSFET 's característica de corriente-voltaje .
En la región del subumbral , el comportamiento de la corriente de drenaje , aunque está controlado por el terminal de la puerta , es similar a la corriente exponencialmente decreciente de un diodo polarizado hacia adelante . Por lo tanto un gráfico de la corriente de drenaje frente a tensión de puerta con drenaje, fuente , y a granel voltajes fijos exhibirá aproximadamente log comportamiento lineal en este régimen de funcionamiento MOSFET. Su pendiente es la pendiente subumbral.
La pendiente del subumbral es también el valor recíproco de la oscilación del subumbral S s-ésimo que generalmente se da como: [1]
= capacitancia de la capa de agotamiento
= capacitancia de óxido de puerta
= voltaje térmico
La oscilación mínima por debajo del umbral de un dispositivo convencional se puede encontrar dejando y / o , que ceden (conocido como límite termoiónico) y 60 mV / dec a temperatura ambiente (300 K). Una oscilación de subumbral experimental típica para un MOSFET escalado a temperatura ambiente es ~ 70 mV / dec, ligeramente degradado debido a los parásitos del MOSFET de canal corto. [2]
A diciembre (década) corresponde a un 10 veces aumento de la corriente de drenaje I D .
Un dispositivo caracterizado por una pendiente subumbral pronunciada exhibe una transición más rápida entre los estados apagado (corriente baja) y encendido (corriente alta).
Referencias
- ^ Física de dispositivos semiconductores , SM Sze. Nueva York: Wiley, 3ª ed., Con Kwok K. Ng, 2007, capítulo 6.2.4, p. 315, ISBN 978-0-471-14323-9 .
- ^ Auth, C .; Allen, C .; Blattner, A .; Bergstrom, D .; Brasero, M .; Bost, M .; Buehler, M .; Chikarmane, V .; Ghani, T .; Glassman, T .; Grover, R .; Han, W .; Hanken, D .; Hattendorf, M .; Hentges, P .; Heussner, R .; Hicks, J .; Ingerly, D .; Jain, P .; Jaloviar, S .; James, R .; Jones, D .; Jopling, J .; Joshi, S .; Kenyon, C .; Liu, H .; McFadden, R .; McIntyre, B .; Neirynck, J .; Parker, C. (2012). "Una tecnología CMOS de 22 nm de alto rendimiento y baja potencia con transistores de triple puerta completamente agotados, contactos autoalineados y condensadores MIM de alta densidad". 2012 Simposio sobre tecnología VLSI (VLSIT) . pag. 131. doi : 10.1109 / VLSIT.2012.6242496 . ISBN 978-1-4673-0847-2.
enlaces externos
- Optimización de transistores CMOS de potencia ultrabaja ; Michael Stockinger, 2000