El SuperSPARC es un microprocesador que implementa la arquitectura de conjunto de instrucciones (ISA) SPARC V8 desarrollada por Sun Microsystems . Las versiones de 33 y 40 MHz se introdujeron en 1992. El SuperSPARC contiene 3,1 millones de transistores. Fue fabricado por Texas Instruments (TI) en Miho, Japón, en un proceso BiCMOS de triple metal [1] de 0,8 micrómetros . [2]
Información general | |
---|---|
Lanzado | 1992 |
Interrumpido | 1995 |
Diseñada por | Microsistemas solares |
Fabricante (s) común (es) | |
Actuación | |
Max. Frecuencia de reloj de la CPU | 33 MHz a 90 MHz |
Cache | |
Caché L2 | ninguno, 1 MB, 2 MB |
Arquitectura y clasificación | |
Conjunto de instrucciones | SPARC V8 |
Especificaciones físicas | |
Transistores |
|
Núcleos |
|
Hay dos derivados de SuperSPARC: SuperSPARC + y SuperSPARC-II. El SuperSPARC + se desarrolló para remediar algunos de los defectos de diseño que limitaban la frecuencia de reloj del SuperSPARC y, por lo tanto, el rendimiento. El SuperSPARC-II, introducido en 1994, fue una revisión importante con mejoras que permitieron al microprocesador alcanzar los 85 MHz en los sistemas de escritorio y los 90 MHz en el SPARCserver-1000E más refrigerado.
Los módulos de CPU SuperSPARC se utilizan tanto en SPARCstation 10 como en SPARCstation 20 .
El SuperSPARC-II fue reemplazado en 1995 por el UltraSPARC de 64 bits , una implementación del SPARC V9 ISA de 64 bits .
Modelos
SuperSPARC (vikingo)
Modelo | UPC | Caché L2 | Velocidad de reloj | Velocidad del autobús | Notas |
---|---|---|---|---|---|
SM20 | 1 CPU | ninguno | 33 MHz | 33 MHz | |
SM21 | 1 CPU | 1 MB | 33 MHz | 33 MHz | solo funciona en los primeros sistemas SPARCserver-2000 |
SM30 | 1 CPU | ninguno | 36 MHz | 36 MHz | |
SM40 | 1 CPU | ninguno | 40 MHz | 40 MHz | |
SM41 | 1 CPU | 1 MB | 40,3 MHz | 40 MHz | |
SM50 | 1 CPU | ninguno | 50 MHz | 50 MHz | |
SM51 | 1 CPU | 1 MB | 50 MHz | 40 MHz | |
SM51-2 | 1 CPU | 2 MB | 50 MHz | 40 MHz | |
SM52 | 2 CPU | 1 MB | 45 MHz | 40 MHz | |
SM52X | 2 CPU | 1 MB | 50 MHz | 40 MHz | |
SM61 | 1 CPU | 1 MB | 60 MHz | 50/55 MHz | |
SM61-2 | 1 CPU | 2 MB | 60 MHz | 50/55 MHz |
SuperSPARC II (Voyager)
Modelo | UPC | Caché L2 | Velocidad de reloj | Velocidad del autobús | Notas |
---|---|---|---|---|---|
SM71 | 1 CPU | 1 MB | 75 MHz | 50 MHz | |
SM81 | 1 CPU | 1 MB | 85 MHz | 50 MHz | |
SM81-2 | 1 CPU | 2 MB | 85 MHz | 50/55 MHz | |
SM91-2 | 1 CPU | 2 MB | 90 MHz | 50 MHz |
Ver también
Referencias
- "TI SuperSPARC para Sun Station 3 en producción". (11 de mayo de 1992). Noticias electrónicas .
- DeTar, Jim (10 de octubre de 1994). "Sun establece SuperSPARC-II como puente UltraSPARC V9". Noticias electrónicas .