Unibus

Bus de computadora

Unibus

Unibus
Placa posterior Unibus (izquierda) y dos placas de circuito impreso
Año de creación	1969 ; Hace 52 años ( 1969 )
Creado por	Corporación de equipos digitales
Ancho en bits	18 direcciones, 16 datos
Estilo	Paralelo

El Unibus fue el primero de varios diseños de bus de computadora y backplane utilizados con PDP-11 y los primeros sistemas VAX fabricados por Digital Equipment Corporation (DEC) de Maynard , Massachusetts . El Unibus fue desarrollado alrededor de 1969 por Gordon Bell y el estudiante Harold McFarland mientras estaban en la Universidad Carnegie Mellon . ^[1]

El nombre se refiere a la naturaleza unificada del autobús; Unibus se utilizó tanto como un bus del sistema que permite que la unidad central de procesamiento se comunique con la memoria principal , así como un bus de periféricos , lo que permite que los periféricos envíen y reciban datos. La unificación de estos buses anteriormente separados permitió que los dispositivos externos realizaran fácilmente el acceso directo a la memoria (DMA) y facilitó la construcción de controladores de dispositivos, ya que el control y el intercambio de datos se manejaban a través de E / S asignadas en memoria . ^[2]

Unibus era físicamente grande, lo que llevó a la introducción de Q-bus , que multiplexó algunas señales para reducir el número de pines. Los sistemas PDP de mayor rendimiento utilizaban Fastbus, básicamente dos Unibusses en uno. Posteriormente, el sistema fue reemplazado por Massbus , un bus de E / S dedicado introducido en el VAX y los últimos modelos de PDP-11.

Especificaciones técnicas

Un conector Unibus y un cable de extensión.

El Unibus consta de 72 señales, generalmente conectadas a través de dos conectores de borde de 36 vías en cada placa de circuito impreso . Sin contar las líneas eléctricas y de tierra, generalmente se lo denomina bus de 56 líneas. Puede existir dentro de un backplane o en un cable. Se pueden conectar hasta 20 nodos (dispositivos) a un solo segmento Unibus; Se pueden conectar segmentos adicionales a través de un repetidor de bus .

El bus es completamente asincrónico , lo que permite una mezcla de dispositivos rápidos y lentos. Permite la superposición de arbitraje (selección del siguiente maestro de bus ) mientras el maestro de bus actual todavía está realizando transferencias de datos. Las 18 líneas de dirección permiten el direccionamiento de un máximo de 256 KB . Normalmente, los 8 KB superiores se reservan para los registros de los dispositivos de E / S asignados en memoria utilizados en la arquitectura PDP-11.

El diseño minimiza deliberadamente la cantidad de lógica redundante requerida en el sistema. Por ejemplo, un sistema siempre contiene más dispositivos esclavos que dispositivos maestros, por lo que la mayor parte de la lógica compleja requerida para implementar transferencias de datos asíncronas se fuerza a los relativamente pocos dispositivos maestros. Para las interrupciones, solo el procesador de campo de interrupciones debe contener la lógica de temporización compleja. El resultado final es que la mayoría de los controladores de E / S se pueden implementar con lógica simple, y la mayor parte de la lógica crítica se implementa como un IC MSI personalizado .

Pinout

Número	Nombre	Tipo	Descripción
18	A00-A17	1	Líneas de dirección
dieciséis	D00-D15	1	Líneas de datos
4	BR4-BR7	1	Solicitudes de bus (interrupción) en las prioridades 4 (más baja) a 7 (más alta)
4	BG4-BG7	2	Subvenciones de autobús (interrupción) en las prioridades 4 (más baja) a 7 (más alta)
1	NPR	1	Solicitud sin procesador (DMA)
1	NPG	2	Subvención para no procesadores (DMA)
1	MSYNC	1	Sincronización maestra
1	SSYNC	1	Sincronización esclava
1	BBSY	1	Bus ocupado
1	SACO	1	Reconocimiento de selección
1	EN ESO	1	Iniciación de bus
1	INTR	1	Solicitud de interrupción
1	Pensilvania	1	Control de paridad
1	PB	1	Control de paridad
2	C0-C1	1	Líneas de control
1	ACLO	3	AC baja
1	DCLO	3	DC bajo
2	+ 5v	-	Líneas eléctricas (no se cuentan como parte de las 56)
14	Gnd	-	Líneas de tierra (no se cuentan como parte de las 56)

Tarjeta de continuidad de solicitud de concesión de Unibus

Las líneas de tipo 1 son un bus OR cableado multisensor normal con resistencias pull-up en cada extremo del bus, por lo general en una tarjeta de terminación . ^[3]

Las líneas de tipo 2 se propagan de forma selectiva por cada tarjeta a la siguiente ranura; si la tarjeta desea mantener la concesión de solicitud, afirmará la línea SACK y no propagará la solicitud a la siguiente ranura. Si una ranura está vacía, es necesario instalar una "tarjeta de concesión de continuidad" en la ranura para propagar las cuatro señales de tipo 2 a la siguiente tarjeta. ^[3]

Las señales de tipo 3 son generadas por la fuente de alimentación y tienen un solo emisor. Advierten a los dispositivos en el bus cuando la energía está a punto de fallar, por lo que esos dispositivos pueden ejecutar un apagado ordenado y deshabilitar operaciones para evitar escrituras falsas. ^[3]

Las dos líneas de control (C0 y C1) permitieron la selección de cuatro ciclos de transferencia de datos diferentes:

• DATI (entrada de datos, una lectura)
• DATIP (Entrada de datos / Pausa, la primera parte de una operación de lectura-modificación-escritura. Una operación DATO o DATOB completa esto).
• DATO (salida de datos, escritura de una palabra)
• DATOB (Salida de datos / Byte, escritura de un byte)
• Durante un ciclo de interrupción, se invocaba automáticamente un quinto estilo de transferencia para transmitir un vector de interrupción desde el dispositivo de interrupción al procesador de campo de interrupciones .

Referencias

1. Gardner Hendrie, entrevistador (23 de junio de 2005). "Historia oral de Bell (Gordon)" . Número de referencia: X3202.2006 . Museo de Historia de la Computación . Consultado el 20 de mayo de 2011 .
2. "Autobuses PDP-11" . Universidad de Sydney .
3. Corporación de equipos digitales (1979). "Especificación de Unibus" (PDF) .