VHDL-VITAL o simplemente VITAL, VHDL Initiative Towards ASIC Libraries , se refiere al estándar IEEE 1076.4 Timing. [1]