El adaptador de interfaz de comunicaciones asíncronas (ACIA) CMOS W65C51 proporciona una interfaz controlada por programa de fácil implementación entre sistemas basados en microprocesadores y conjuntos de datos y módems de comunicaciones en serie. Es producido por Western Design Center (WDC) y es un reemplazo directo del MOS Technology 6551 .
El ACIA tiene un generador de tasa de baudios interno , eliminando la necesidad de circuitos de soporte de múltiples componentes. La velocidad del transmisor se puede seleccionar bajo el control del programa para que sea 1 de 15 velocidades diferentes de 50 a 19.200 bits por segundo, o 1/16 veces la velocidad de un reloj externo. La frecuencia del receptor puede seleccionarse bajo el control del programa para que sea la frecuencia del transmisor o 1/16 veces la frecuencia del reloj externo. El ACIA tiene longitudes de palabra programables de 5, 6, 7 u 8 bits; par, impar o sin paridad 1, 1½ o 2 bits de parada.
El ACIA está diseñado para un máximo control programado desde el microprocesador (MPU) para simplificar la implementación del hardware. Tres registros separados permiten que una MPU seleccione fácilmente los modos de operación del W65C51, los parámetros de verificación de datos y determine el estado operativo.
El registro de comando controla la paridad, el modo de eco del receptor, el control de interrupción del transmisor, el estado de la línea RTS, el control de interrupción del receptor y el estado de la línea DTR.
El registro de control controla el número de bits de parada, la longitud de la palabra, la fuente del reloj del receptor y la velocidad de transmisión / recepción.
El registro de estado indica el estado de las líneas IRQ, DSR y DCD, los registros de datos del transmisor y receptor, y las condiciones de error de paridad, encuadre y desbordamiento.
Los registros de datos del transmisor y del receptor se utilizan para el almacenamiento temporal de datos en los circuitos de transmisión y recepción, cada uno de los cuales puede contener un byte .
Errores conocidos
La hoja de datos de la versión N tiene una nota sobre el indicador Vacío del registro de datos del transmisor:
"El W65C51N carga el Registro de datos del transmisor (TDR) y el Registro de cambio del transmisor (TSR) al mismo tiempo. Se debe usar un retardo para asegurar que el registro de cambio esté vacío antes de que se vuelva a cargar el TDR / TSR. Esta característica del W65C51N funciona diferente de los diseños 6551 anteriores ".
Esto significa que no se puede confiar en la bandera TDRE para el control de flujo.
La hoja de datos de la versión S ha eliminado esta nota.
Se ha informado de que algunos chips W65C51 tienen la bandera TDRE atascada en alto [1]