XDR2 DRAM fue un tipo propuesto de memoria dinámica de acceso aleatorio que ofreció Rambus . Se anunció el 7 de julio de 2005 [1] y la especificación para la cual se publicó el 26 de marzo de 2008. [ cita requerida ] Rambus ha diseñado XDR2 como una evolución y el sucesor de XDR DRAM .
XDR2 DRAM está diseñado para su uso en tarjetas gráficas de alta gama y equipos de red.
Como empresa de semiconductores sin fábrica , Rambus solo produce un diseño; debe hacer tratos con los fabricantes de memoria para producir chips DRAM XDR2, y ha habido una notable falta de interés en hacerlo. [2]
Cambios de XDR DRAM
Señalización
Además de una frecuencia de reloj más alta (hasta 800 MHz), las líneas de datos diferenciales XDR2 transfieren datos a 16 veces la frecuencia de reloj del sistema, transfiriendo 16 bits por pin por ciclo de reloj. Esta "Tasa de datos hexadecimal" es el doble del multiplicador 8 × de XDR. El tamaño de ráfaga básico también se ha duplicado.
A diferencia de XDR, los comandos de memoria también se transmiten a través de enlaces diferenciales punto a punto a esta alta velocidad de datos. El bus de comando varía entre 1 y 4 bits de ancho. Aunque cada bit requiere 2 cables, esto sigue siendo menor que el bus de solicitud XDR de 12 cables, pero debe crecer con la cantidad de chips direccionados.
Micro-roscado
Existe un límite básico para la frecuencia con la que se pueden obtener datos de la fila abierta actualmente. Suele ser 200 MHz para SDRAM estándar y 400-600 MHz para memoria gráfica de alto rendimiento. El aumento de la velocidad de la interfaz requiere la obtención de bloques de datos más grandes para mantener la interfaz ocupada sin violar el límite de frecuencia DRAM interno. A 16 × 800 MHz, para mantenerse dentro de una velocidad de acceso a la columna de 400 MHz se requeriría una transferencia de ráfaga de 32 bits. Multiplicado por un chip de 32 bits de ancho, se trata de una recuperación mínima de 128 bytes, inconvenientemente grande para muchas aplicaciones.
Los chips de memoria típicos se dividen internamente en 4 cuadrantes, con las mitades izquierda y derecha conectadas a diferentes mitades del bus de datos, y las mitades superior o inferior se seleccionan por número de banco. (Por lo tanto, en una DRAM típica de 8 bancos, habría 4 medios bancos por cuadrante). XDR2 permite direccionar de forma independiente cada cuadrante, por lo que las dos mitades del bus de datos pueden obtener datos de diferentes bancos. Además, los datos obtenidos de cada medio banco son solo la mitad de lo que se necesita para mantener lleno el bus de datos; los accesos a una mitad superior deben alternarse con el acceso a una mitad inferior.
Esto duplica efectivamente el número de bancos y reduce el tamaño mínimo de acceso a datos en un factor de 4, aunque con la limitación de que los accesos deben distribuirse uniformemente en los 4 cuadrantes. [3] [4]
Referencias
- ^ "Rambus presenta la interfaz de memoria XDR de próxima generación" (Comunicado de prensa). Rambus Inc. 2007-07-07. Archivado desde el original el 27 de agosto de 2012 . Consultado el 2 de marzo de 2009 .
- ^ Ronnie Lindsay (2005-11-05), Rambus XDR2 no recibe respeto de Taiwán , geek.com, archivado desde el original el 2012-08-27 , recuperado el 2009-03-01 ,
los fabricantes de memoria taiwaneses casi rechazaron públicamente XDR2, y ninguno ha reconocido públicamente las conversaciones con Rambus para adoptar la tecnología. Disponible para licenciar hoy, XDR2 simplemente no tiene compradores serios.
- ^ Jack Horgan (2005-08-15), Rambus XDR2: Entrevista con Victor Echevarria de Rambus , EDACafe.com , consultado el 2009-03-01
- ^ Rambus - Micro-threading , Rambus Inc. , consultado el 1 de marzo de 2009