La computación sin conjunto de instrucciones ( NISC ) es una arquitectura de computación y tecnología de compilación para diseñar aceleradores de hardware y procesadores personalizados altamente eficientes al permitir que un compilador tenga un control de bajo nivel de los recursos de hardware.
Descripción general
NISC es una arquitectura nanocodificada horizontal programada estáticamente (SSHNA). El término "programado estáticamente" significa que la programación de la operación y el manejo de peligros los realiza un compilador . El término "nanocodificado horizontal" significa que NISC no tiene ningún conjunto de instrucciones o microcódigo predefinido . El compilador genera nanocódigos que controlan directamente unidades funcionales , registros y multiplexores de una ruta de datos determinada . Dar control de bajo nivel al compilador permite una mejor utilización de los recursos de la ruta de datos, lo que en última instancia resulta en un mejor rendimiento. Los beneficios de la tecnología NISC son:
- Controlador más simple: sin programador de hardware, sin decodificador de instrucciones
- Mejor rendimiento: arquitectura más flexible, mejor utilización de recursos
- Más fácil de diseñar: no es necesario diseñar conjuntos de instrucciones
El conjunto de instrucciones y el controlador de los procesadores son las partes más tediosas y laboriosas de diseñar. Al eliminar estos dos, el diseño de elementos de procesamiento personalizados se vuelve significativamente más fácil.
Además, la ruta de datos de los procesadores NISC incluso se puede generar automáticamente para una aplicación determinada. Por lo tanto, la productividad del diseñador se mejora significativamente.
Dado que las rutas de datos NISC son muy eficientes y se pueden generar automáticamente, la tecnología NISC es comparable a los enfoques de síntesis de alto nivel (HLS) o C a HDL . De hecho, uno de los beneficios de este estilo de arquitectura es su capacidad para unir estas dos tecnologías (diseño de procesador personalizado y HLS).
Ordenador con conjunto de instrucciones cero
En ciencias de la computación , computadora con conjunto de instrucciones cero ( ZISC ) se refiere a una arquitectura de computadora basada únicamente en la coincidencia de patrones y la ausencia de (micro) instrucciones en el sentido clásico [ aclaración necesaria ] . Estos chips son conocidos por ser considerados comparables a las redes neuronales , y se comercializan por la cantidad de "sinapsis" y "neuronas". [1] El acrónimo ZISC alude a computadora con conjunto de instrucciones reducido (RISC). [ cita requerida ]
ZISC es una implementación de hardware de las redes Kohonen ( redes neuronales artificiales) que permite el procesamiento masivo en paralelo de datos muy simples (0 o 1). Esta implementación de hardware fue inventada por Guy Paillet, [ cita requerida ] desarrollada en cooperación con la fábrica de chips IBM de Essonnes , en Francia, y fue comercializada por IBM.
La arquitectura ZISC alivia el cuello de botella de la memoria [ aclaración necesaria ] al combinar la memoria de patrones con el aprendizaje de patrones y la lógica de reconocimiento. [ ¿cómo? ] Su computación masivamente paralela resuelve "el ganador se lleva todo el problema en la selección de acción " [ aclaración necesaria del problema El ganador se lleva todo en las redes neuronales ] asignando a cada "neurona" su propia memoria y permitiendo la resolución simultánea de problemas cuyos resultados son resolvieron disputando entre sí. [2]
Aplicaciones y controversia
Según TechCrunch , muchas grandes empresas tecnológicas, como Facebook y Google, utilizan actualmente emulaciones de software de este tipo de chips para el reconocimiento de imágenes . Cuando se aplica a otras tareas de detección de patrones diversos, como con texto, se dice que los resultados se producen en microsegundos incluso con chips lanzados en 2007. [1]
Junko Yoshida, del EE Times , comparó el chip NeuroMem con "The Machine", una máquina capaz de predecir delitos escaneando los rostros de las personas, de Person of Interest (serie de televisión) describiéndola como "el corazón del big data ". y "presagia [ing] una escalada de la vida real en la era de la recopilación masiva de datos". [3]
Historia
En el pasado, la tecnología de diseño de microprocesadores evolucionó de una computadora de conjunto de instrucciones complejas (CISC) a una computadora de conjunto de instrucciones reducido (RISC). En los primeros días de la industria informática, la tecnología de compilación no existía y la programación se realizaba en lenguaje ensamblador . Para facilitar la programación, los arquitectos informáticos crearon instrucciones complejas que eran representaciones directas de funciones de alto nivel de lenguajes de programación de alto nivel. Otra fuerza que fomentó la complejidad de la instrucción fue la falta de grandes bloques de memoria.
A medida que avanzaban las tecnologías de memoria y compilación, se introdujeron las arquitecturas RISC. Las arquitecturas RISC necesitan más memoria de instrucciones y requieren un compilador para traducir lenguajes de alto nivel al código ensamblador RISC. Un mayor avance de las tecnologías de memoria y compiladores conduce a la aparición de procesadores de palabras de instrucciones muy largas (VLIW), donde el compilador controla el programa de instrucciones y maneja los peligros de los datos.
NISC es un sucesor de los procesadores VLIW. En NISC, el compilador tiene control horizontal y vertical de las operaciones en la ruta de datos. Por tanto, el hardware es mucho más sencillo. Sin embargo, el tamaño de la memoria de control es mayor que el de las generaciones anteriores. Para solucionar este problema, se pueden utilizar técnicas de compresión de baja sobrecarga.
Ver también
Referencias
- ^ a b Lambinet, Philippe. "La búsqueda continua del chip 'cerebro'" . TechCrunch .
- ^ Higginbotham, Stacey. "Abran paso a más chips basados en el cerebro" . Gigaom .
- ^ Yoshida, Junko. "NeuroMem IC coincide con patrones, ve todo, lo sabe todo" . EE Times .
Otras lecturas
- Capitulo 2. Henkel, Jörg; Parameswaran, Sri (11 de julio de 2007). Diseño de procesadores integrados: una perspectiva de bajo consumo: Por: Jörg Henkel, Sri Parameswaran . ISBN 978-1402058684.
enlaces externos
- Patente de EE. UU. Para hardware ZISC , expedida a IBM / G.Paillet el 15 de abril de 1997
- Procesamiento de imágenes usando RBF como redes neuronales: una implementación totalmente paralela basada en ZISC-036 que resuelve problemas industriales de complejidad real y del mundo real por K. Madani, G. de Trémiolles y P. Tannhof
- De CISC a RISC a ZISC por S. Liebman en lsmarketing.com
- Redes neuronales en silicio en aboutAI.net
- Sin conjunto de instrucciones computación en Curlie