El Zilog Z800 era un microprocesador de 16 bits diseñado por Zilog y destinado a ser lanzado en 1985. Era una instrucción compatible con su Z80 existente , y se diferenciaba principalmente por tener caché en chip y una unidad de gestión de memoria (MMU) para proporcionar un 16 Intervalo de direcciones MB. También agregó una gran cantidad de nuevas instrucciones y modos de direccionamiento más ortogonales.
Zilog esencialmente ignoró el Z800 en favor de su Z80000 de 32 bits y el Z800 nunca entró en producción en masa. Después de más de cinco años desde que se introdujo originalmente, el esfuerzo se redujo al Z280 en 1986. [1] Un producto real, el Z280 se enviaría en 1987 con casi el mismo diseño que el Z800, pero esta vez implementado en CMOS. .
No hubo expansión del conjunto de registros , pero los registros y las instrucciones se ortogonalizaron significativamente para hacerlos más de propósito general y poderosos. Se agregaron muchas operaciones nuevas de 8 y 16 bits, y los registros HL, IX e IY se actualizaron de sus posibilidades bastante limitadas como acumuladores en el Z80 a acumuladores más versátiles. Además de los operandos de registro posibles en el Z80, se podrían usar con datos inmediatos, dirección directa, operandos de registro indirectos o indexados, incluso contrarelativos del programa. Las operaciones de ocho bits tenían aún más posibilidades, incluido el direccionamiento relativo al puntero de la pila y la opción de desplazamientos inmediatos de 8 o 16 bits.
El bus de direcciones se amplió a 24 bits para abordar 16 MB de memoria. El chip se ofreció con un bus externo de 19 bits para 512 kB de RAM o un bus completo de 24 bits para 16 MB de RAM; la ventaja del bus más pequeño era un paquete más pequeño de 40 pines. Al igual que el Z80 anterior, el Z800 retuvo el controlador y el reloj DRAM internos, pero agregó 256 bytes de RAM que podrían usarse como RAM "scratchpad" o como caché. Cuando se usa en modo caché, el programador puede configurarlo como caché de datos o instrucciones, o ambos, y el controlador de memoria interna lo usa para reducir el acceso a la memoria externa (más lenta).
También había disposiciones ambiciosas para el multiprocesamiento y procesadores esclavos acoplados débilmente o estrechamente, con o sin memoria global compartida. Esto se conocía como arquitectura de procesamiento extendida y unidades de procesamiento extendidas (EPU).
Otro cambio fue la adición de un bus de datos opcional de 16 bits, que duplicó la velocidad a la que podía acceder a la memoria si se configuraba correctamente. Combinado con los dos tamaños de bus de direcciones, esto significaba que el chip se ofrecía en un total de cuatro versiones: