El proceso de 600 nm se refiere al nivel de tecnología de proceso de fabricación de semiconductores CMOS ( MOSFET ) que se comercializó alrededor del período 1990-1995 por empresas líderes de semiconductores como Mitsubishi Electric , Toshiba , NEC , Intel e IBM .
Historia
Un dispositivo MOSFET con una longitud de canal NMOS de 500 nm fue fabricado por un equipo de investigación dirigido por Robert H. Dennard , Hwa-Nien Yu y FH Gaensslen en el Centro de Investigación IBM TJ Watson en 1974. [1] Un dispositivo CMOS con una potencia de 500 nm La longitud del canal NMOS y la longitud del canal PMOS de 900 nm fueron fabricadas por Tsuneo Mano, J. Yamada, Junichi Inoue y S. Nakajima en Nippon Telegraph and Telephone (NTT) en 1983. [2] [3]
Un dispositivo CMOS con una longitud de canal de 500 nm fue fabricado por un equipo del IBM TJ Watson Research Center dirigido por Hussein I. Hanafi y Robert H. Dennard en 1987. [4] Mitsubishi Electric , Toshiba y NEC fabricaron chips de memoria CMOS comerciales de 600 nm. en 1989. [5]
Productos con proceso de fabricación de 600 nm
- Mitsubishi Electric , Toshiba y NEC introdujeron chips de memoria DRAM de 16 Mbit fabricados con un proceso de 600 nm en 1989. [5]
- NEC introdujo un chip de memoria EPROM de 16 Mbit fabricado con este proceso en 1990. [5]
- Mitsubishi introdujo un chip de memoria flash de 16 Mbit fabricado con este proceso en 1991. [5]
- La CPU Intel 80486DX4 lanzada en 1994 se fabricó utilizando este proceso.
- IBM / Motorola PowerPC 601 , el primer chip PowerPC, se produjo en 600 nm.
- Las CPU Intel Pentium a 75 MHz, 90 MHz y 100 MHz también se fabricaron utilizando este proceso.
Referencias
- ^ Dennard, Robert H .; Yu, Hwa-Nien; Gaensslen, FH; Rideout, VL; Bassous, E .; LeBlanc, AR (octubre de 1974). "Diseño de MOSFET implantados con iones con dimensiones físicas muy reducidas" (PDF) . Revista IEEE de circuitos de estado sólido . 9 (5): 256–268. Código bibliográfico : 1974IJSSC ... 9..256D . CiteSeerX 10.1.1.334.2417 . doi : 10.1109 / JSSC.1974.1050511 . S2CID 283984 .
- ^ Gealow, Jeffrey Carl (10 de agosto de 1990). "Impacto de la tecnología de procesamiento en el diseño del amplificador de detección DRAM" (PDF) . CORE . Instituto de Tecnología de Massachusetts . págs. 149-166 . Consultado el 25 de junio de 2019 .
- ^ Mano, Tsuneo; Yamada, J .; Inoue, Junichi; Nakajima, S. (1983). "Circuitos de memoria submicrónicos VLSI". 1983 IEEE International Solid-State Circuits Conference. Recopilación de artículos técnicos . XXVI : 234-235. doi : 10.1109 / ISSCC.1983.1156549 . S2CID 42018248 .
- ^ Hanafi, Hussein I .; Dennard, Robert H .; Haddad, Nadim F .; Taur, Yuan; Sun, JYC; Rodríguez, MD (septiembre de 1987). "Diseño y caracterización de dispositivos CMOS de 0,5 μm" . ESSDERC '87: 17ª Conferencia europea de investigación de dispositivos de estado sólido : 91–94.
- ^ a b c d "Memoria" . STOL (Tecnología de semiconductores en línea) . Consultado el 25 de junio de 2019 .
Precedido por 800 nm | Procesos de fabricación CMOS | Sucedido por 350 nm |