Circuito subutilización también chip de subutilización , subutilización circuito programable , subutilización puerta , bloque lógico subutilización se refiere a una utilidad incompleta física de silicio de grado semiconductor en un producido en masa estandarizada circuito programable de chip, tal como una matriz de puertas de tipo ASIC , un FPGA , o una CPLD .
Matriz de puerta
En el ejemplo de una matriz de puertas , que puede tener tamaños de 5,000 o 10,000 puertas, se requeriría un diseño que utiliza incluso 5,001 puertas para usar un chip de 10,000 puertas. Esta ineficiencia da como resultado una subutilización del silicio. [1]
FPGA
Debido a los componentes de diseño de la matriz de puertas programables en campo en bloques lógicos , los diseños simples que infrautilizan un solo bloque sufren de infrautilización de la puerta, al igual que los diseños que se desbordan en varios bloques, como los diseños que utilizan puertas anchas. [2] Además, la arquitectura muy genérica de los FPGA se presta a una alta ineficiencia; los multiplexores ocupan espacio de silicio para la selección programable y una gran cantidad de flip-flops para reducir los tiempos de configuración y espera , incluso si el diseño no los requiere, [1] resultando en 40 veces menos densidad que los ASIC de celda estándar .
Ver también
Referencias
- ^ a b "Diseño de chips» La muerte del ASIC estructurado por Bob Zeidman, presidente de Zeidman Technologies " . chipdesignmag.com . Consultado el 7 de octubre de 2018 .
- ^ Zilic, Zeljko; Lemieux, Guy; Sin amor, Kelvin; Brown, Stephen; Vranesic, Zvonko (junio de 1995). Diseño para rendimiento de alta velocidad en CPLD y FPGA . Actas del Tercer Taller Canadiense sobre FPGA . CiteSeerX 10.1.1.52.3689 .