El Procesador Tolerante a Fallos Configurable (CFTP), desarrollado por el Grupo Académico de Sistemas Espaciales de la Escuela Naval de Posgrado , es una carga útil experimental a bordo del satélite MidSTAR-1 de la Academia Naval de los Estados Unidos (USNA) . Midstar-1 se lanzó a una órbita terrestre baja (LEO) de 492 km el 8 de marzo de 2007, a bordo de un vehículo de lanzamiento desechable Atlas V desde la Estación de la Fuerza Aérea de Cabo Cañaveral , junto con FalconSat 3 , STPSat 1 y CFESat como cargas útiles secundarias. La carga útil principal fue Orbital Express .
El Proyecto de Procesador Tolerante a Fallos Configurable tiene como objetivo demostrar la viabilidad del uso de Arreglos de Puertas Programables de Campo (FPGA) para el procesamiento informático de naves espaciales mediante la aplicación de varias técnicas de tolerancia a fallos a los diseños. CFTP proporciona un valioso banco de pruebas para la evaluación en órbita de varios conceptos tolerantes a fallas.
El uso de FPGA brinda mayor flexibilidad, lo que permite actualizaciones en órbita y ciclos de desarrollo rápidos. El uso de la tecnología comercial lista para usar (COTS) le permite al ingeniero producir diseños tecnológicamente más avanzados a un costo menor y en un tiempo más corto que el uso de componentes de grado espacial más tradicionales.
El diseño de FPGA basado en el espacio también ofrece a los estudiantes de la Escuela Naval de Posgrado desafíos únicos en el desarrollo y la configuración del sistema. El acceso remoto a la plataforma a través de un enlace descendente y ascendente limitado presenta desafíos que no se ven en los sistemas terrestres.[1]
La placa CFTP-1 utiliza piezas Xilinx Virtex I para las FPGA de control y experimentación. La carga útil completa de CFTP, tal como se entrega a MidSTAR-1, consta de la propia placa CFTP (que se muestra en la imagen de la nave espacial anterior), una placa de procesador ARM que se comunica con el FPGA de control en la placa CFTP a través de un bus PC/104 y un tarjeta de alimentación. La placa del procesador ARM se comunica con la computadora del controlador de datos y comandos (C&DH) de la nave espacial a través de un enlace PPP en serie.
CFTP-1 se sometió a pruebas de radiación en las instalaciones del ciclotrón de UC Davis antes de la integración con el satélite MidSTAR.