Memoria de núcleo magnético


La memoria de núcleo magnético fue la forma predominante de memoria informática de acceso aleatorio durante 20 años, entre 1955 y 1975. Dicha memoria a menudo se denomina simplemente memoria central o, de manera informal, núcleo .

La memoria del núcleo utiliza toroides (anillos) de un material magnético duro (generalmente una ferrita semidura ) como núcleos de transformadores , donde cada cable enhebrado a través del núcleo sirve como bobinado del transformador. Dos o más cables pasan a través de cada núcleo. La histéresis magnética permite que cada uno de los núcleos "recuerde" o almacene un estado.

Cada núcleo almacena un bit de información. Un núcleo se puede magnetizar en el sentido de las agujas del reloj o en el sentido contrario a las agujas del reloj. El valor del bit almacenado en un núcleo es cero o uno según la dirección de la magnetización de ese núcleo. Los pulsos de corriente eléctrica en algunos de los cables a través de un núcleo permiten que la dirección de la magnetización en ese núcleo se establezca en cualquier dirección, almacenando así un uno o un cero. Otro cable a través de cada núcleo, el cable de detección, se usa para detectar si el núcleo cambió de estado.

El proceso de lectura del núcleo hace que el núcleo se restablezca a cero, lo que lo borra. Esto se llama lectura destructiva . Cuando no se está leyendo ni escribiendo, los núcleos mantienen el último valor que tenían, incluso si se apaga la alimentación. Por lo tanto son un tipo de memoria no volátil .

Usando núcleos y cables más pequeños, la densidad de memoria del núcleo aumentó lentamente y, a fines de la década de 1960, era típica una densidad de aproximadamente 32 kilobits por pie cúbico (alrededor de 0,9 kilobits por litro). Sin embargo, alcanzar esta densidad requirió una fabricación extremadamente cuidadosa, que casi siempre se llevó a cabo a mano a pesar de los repetidos e importantes esfuerzos para automatizar el proceso. El costo disminuyó durante este período de alrededor de $1 por bit a alrededor de 1 centavo por bit. La introducción de los primeros chips de memoria de semiconductores a fines de la década de 1960, que inicialmente crearon una memoria estática de acceso aleatorio ( SRAM ), comenzó a erosionar el mercado de la memoria central. La primera memoria dinámica de acceso aleatorio ( DRAM ) exitosa, la Intel 1103, seguido en 1970. Su disponibilidad en cantidad a 1 centavo por bit marcó el principio del fin de la memoria central. [1]

Las mejoras en la fabricación de semiconductores condujeron a rápidos aumentos en la capacidad de almacenamiento y reducciones en el precio por kilobyte, mientras que los costos y las especificaciones de la memoria central cambiaron poco. La memoria central fue expulsada del mercado gradualmente entre 1973 y 1978.


Un plano de memoria de 32 x 32 núcleos que almacena 1024 bits (o 128 bytes ) de datos. Los pequeños anillos negros en las intersecciones de los cables de la rejilla, organizados en cuatro cuadrados, son los núcleos de ferrita.
Memoria central del proyecto Whirlwind
Diagrama de un plano 4 × 4 de memoria de núcleo magnético en una configuración de corriente coincidente de línea X / Y. X e Y son líneas de conducción, S es sentido, Z es inhibición. Las flechas indican la dirección de la corriente para escribir.
Primer plano de un plano central. La distancia entre los anillos es de aproximadamente 1 mm (0,04 in). Los cables verdes horizontales son X; los cables Y son de color marrón opaco y verticales, hacia atrás. Los cables de detección son diagonales, de color naranja, y los cables de inhibición son pares trenzados verticales.
Uno de los tres módulos interconectados que conforman un plano de memoria central PDP-8 basado en Omnibus (PDP 8/e/f/m).
Uno de los tres módulos interconectados que componen un plano de memoria central PDP-8 basado en Omnibus. Este es el medio de los tres y contiene la matriz de núcleos de ferrita reales.
Uno de los tres módulos interconectados que componen un plano de memoria central PDP-8 basado en Omnibus.
Diagrama de la curva de histéresis de un núcleo de memoria magnética durante una operación de lectura. El pulso de corriente de la línea de detección es alto ("1") o bajo ("0") según el estado de magnetización original del núcleo.
Un plano de 10,8 × 10,8 cm de memoria de núcleo magnético con 64 x 64 bits (4 Kb), como se usa en un CDC 6600 . El recuadro muestra la arquitectura de línea de palabra con dos cables por bit
Esta tarjeta microSDHC tiene capacidad para 8 mil millones de bytes (8 GB). Se basa en una sección de memoria de núcleo magnético que utiliza 64 núcleos para contener ocho bytes. La tarjeta microSDHC contiene más de mil millones de bytes en mucho menos espacio físico.
Memoria de núcleo magnético, 18 × 24 bits, con una cuarta parte de EE. UU. A escala
Primer plano de la memoria de núcleo magnético
En un angulo