El Cray-3 era un superordenador vectorial , sucesor designado por Seymour Cray del Cray-2 . El sistema fue una de las primeras aplicaciones importantes de los semiconductores de arseniuro de galio (GaAs) en informática, utilizando cientos de circuitos integrados personalizados empaquetados en una CPU de 1 pie cúbico (0,028 m 3 ) . El objetivo del diseño era un rendimiento de alrededor de 16 GFLOPS , aproximadamente 12 veces el del Cray-2.
El trabajo en el Cray-3 comenzó en 1988 en los laboratorios de desarrollo de Cray Research (CRI) en Chippewa Falls, Wisconsin . Otros equipos del laboratorio estaban trabajando en diseños con un rendimiento similar. Para enfocar a los equipos, el esfuerzo de Cray-3 se trasladó a un nuevo laboratorio en Colorado Springs, Colorado, más tarde ese año. Poco después, la sede corporativa en Minneapolis decidió poner fin al trabajo en el Cray-3 a favor de otro diseño, el Cray C90 . En 1989, el esfuerzo de Cray-3 se escindió a una empresa recién formada, Cray Computer Corporation (CCC).
El cliente de lanzamiento, Lawrence Livermore National Laboratory , canceló su pedido en 1991 y varios ejecutivos de la empresa se marcharon poco después. La primera máquina finalmente estuvo lista en 1993, pero sin un cliente de lanzamiento, fue prestada como una unidad de demostración al cercano Centro Nacional de Investigación Atmosférica en Boulder . La empresa quebró en mayo de 1995 y la máquina fue oficialmente desmantelada.
Con la entrega del primer Cray-3, Seymour Cray pasó inmediatamente al diseño Cray-4 similar pero mejorado , pero la compañía quebró antes de que fuera completamente probado. [1] El Cray-3 fue el último diseño terminado de Cray; con la quiebra de CCC, formó SRC Computers para concentrarse en diseños paralelos, pero murió en un accidente automovilístico en 1996 antes de que se entregara este trabajo. [2]
Historia
Fondo
Seymour Cray comenzó el diseño del Cray-3 en 1985, tan pronto como el Cray-2 llegó a la producción. [3] Cray generalmente se fijó el objetivo de producir nuevas máquinas con un rendimiento diez veces superior al de los modelos anteriores. Aunque las máquinas no siempre cumplieron con este objetivo, esta fue una técnica útil para definir el proyecto y aclarar qué tipo de mejoras de proceso serían necesarias para cumplirlo. [4] Para el Cray-3, decidió establecer un objetivo de mejora del rendimiento aún mayor, un aumento de 12 veces sobre el Cray-2. [5]
Cray siempre había abordado el problema del aumento de velocidad con tres avances simultáneos; más unidades de ejecución para dar al sistema un mayor paralelismo , un empaquetado más ajustado para disminuir los retrasos de la señal y componentes más rápidos para permitir una mayor velocidad de reloj. De los tres, Cray normalmente era menos agresivo en el último; sus diseños tendían a utilizar componentes que ya eran de uso generalizado, a diferencia de los diseños de vanguardia. [4]
Para el Cray-2, introdujo un novedoso sistema de empaquetado 3D para sus circuitos integrados para permitir densidades más altas, [6] y parecía que había margen de mejora en este proceso. Para el nuevo diseño, afirmó que todos los cables se limitarían a una longitud máxima de 1 pie (0,30 m). Esto exigiría que el procesador pudiera caber en un bloque de 1 pie cúbico (0.028 m 3 ), aproximadamente 1 ⁄ 3 del de la CPU Cray-2. Esto no solo aumentaría el rendimiento sino que haría que el sistema fuera 27 veces más pequeño. [7]
Para un aumento de rendimiento de 12 veces, el empaque por sí solo no sería suficiente, los circuitos en los chips también tendrían que acelerarse. El Cray-2 parecía estar empujando los límites de la velocidad de los transistores basados en silicio a 4,1 ns (244 MHz), y no parecía que fuera posible nada más que otros 2x. Si se quiere alcanzar el objetivo de 12x, se necesitarían cambios más radicales y se tendría que utilizar un enfoque de "alta tecnología". [8]
Cray tenía la intención de usar circuitos de arseniuro de galio en el Cray-2, que no solo ofrecería velocidades de conmutación mucho más altas, sino que también consumiría menos energía y, por lo tanto, funcionaría a menor temperatura. En el momento en que se diseñó el Cray-2, el estado de la fabricación de GaAs simplemente no estaba a la altura de la tarea de suministrar una supercomputadora. [9] A mediados de la década de 1980, las cosas habían cambiado y Cray decidió que era la única forma de avanzar. [10] Dada la falta de inversión por parte de los grandes fabricantes de chips, Cray decidió invertir en una startup de fabricación de chips GaAs, GigaBit Logic, y utilizarlos como proveedor interno. [11]
Al describir el sistema en noviembre de 1988, Cray declaró que el aumento de rendimiento de 12 veces estaría compuesto por un aumento de tres veces debido a los circuitos de GaAs y cuatro veces debido al uso de más procesadores. Uno de los problemas con el Cray-2 había sido un rendimiento de multiprocesamiento deficiente debido al ancho de banda limitado entre los procesadores, y para solucionar esto, el Cray-3 adoptaría la arquitectura mucho más rápida utilizada en el Cray Y-MP . Esto proporcionaría un rendimiento de diseño de 8000 MIPS o 16 GFLOPS . [7]
Desarrollo
El Cray-3 estaba originalmente programado para su entrega en 1991. [12] Esto fue durante una época en la que el mercado de supercomputadoras se estaba reduciendo rápidamente del 50% de crecimiento anual en 1980 al 10% en 1988. [10] Al mismo tiempo, Cray La investigación también estaba trabajando en el Y-MP, una versión multiprocesador más rápida de la arquitectura del sistema que rastrea su ascendencia hasta el Cray-1 original . Con el fin de concentrar a los grupos Y-MP y Cray-3, y con el apoyo personal de Cray, [13] el proyecto Cray-3 se trasladó a un nuevo centro de investigación en Colorado Springs . [3]
En 1989, el Y-MP estaba comenzando las entregas, y el laboratorio principal de CRI en Chippewa Falls, Wisconsin , pasó al C90, una mejora adicional en la serie Y-MP. [14] [15] Con solo 25 Cray-2 vendidos, la gerencia decidió que el Cray-3 debería ser puesto en desarrollo de "baja prioridad". En noviembre de 1988, el laboratorio de Colorado Springs se escindió como Cray Computer Corporation (CCC), con CRI reteniendo el 10% de las acciones de la nueva compañía y proporcionando un pagaré de $ 85 millones para financiar el desarrollo. [3] El propio Cray no era accionista de la nueva empresa y trabajaba bajo contrato. [16] [17] Como CRI retuvo el contrato de arrendamiento del edificio original, la nueva empresa tuvo que mudarse una vez más, lo que provocó más retrasos. [3] [6]
En 1991, el desarrollo estaba retrasado. [18] El desarrollo se ralentizó aún más cuando el Laboratorio Nacional Lawrence Livermore canceló su pedido de la primera máquina, [19] a favor del C90. Varios ejecutivos, incluido el CEO, dejaron la empresa. [16] La compañía luego anunció que buscaría un cliente que necesitara una versión más pequeña de la máquina, con cuatro a ocho procesadores. [20]
El primer (y único) modelo de producción (número de serie S5, llamado Graywolf ) fue prestado a NCAR como un sistema de demostración en mayo de 1993. La versión de NCAR se configuró con 4 procesadores y una memoria común de 128 MWord (palabras de 64 bits, 1 GB) . [21] En servicio, la RAM estática resultó ser problemática. También se descubrió que el código de la raíz cuadrada contenía un error que provocaba que 1 de cada 60 millones de cálculos fueran incorrectos. Además, una de las cuatro CPU no funcionaba de forma fiable. [22]
La CCC se declaró en quiebra en marzo de 1995, después de gastar alrededor de $ 300 millones en financiamiento. La máquina de NCAR fue oficialmente desmantelada al día siguiente. [23] Se construyeron siete gabinetes de sistema, o "tanques", números de serie S1 a S7, para las máquinas Cray-3. La mayoría eran para máquinas más pequeñas de dos CPU. Tres de los tanques más pequeños se utilizaron en el proyecto Cray-4 , [24] esencialmente un Cray-3 con 64 CPU más rápidas funcionando a 1 ns (1 GHz) y empaquetadas en un espacio aún más pequeño. [25] Otro se utilizó para el proyecto Cray-3 / SSS . [26]
El fracaso del Cray-3 se debió en gran parte al cambiante clima político y técnico. La máquina se diseñó durante el colapso del Pacto de Varsovia y el final de la guerra fría , lo que provocó una reducción masiva de las compras de supercomputadoras. [20] [27] Al mismo tiempo, el mercado invirtió cada vez más en diseños masivamente paralelos (MP o MPP). Cray fue crítico con este enfoque, y The Wall Street Journal lo citó diciendo que los sistemas MPP aún no habían demostrado su supremacía sobre las computadoras vectoriales, y señaló la dificultad que muchos usuarios han tenido para programar grandes máquinas paralelas. "No creo que alguna vez sean universalmente exitosos, al menos no en mi vida". [27]
Arquitectura
Diseño lógico
La arquitectura del sistema Cray-3 comprendía un sistema de procesamiento en primer plano , hasta 16 procesadores en segundo plano y hasta 2 gigapalabras (16 GB) de memoria común . El sistema de primer plano se dedicó a la entrada / salida y la gestión del sistema. Incluía un procesador de 32 bits y cuatro canales de datos síncronos para dispositivos de red y almacenamiento masivo , principalmente a través de canales HiPPI . [28]
Cada procesador de fondo constaba de una sección de cálculo , una sección de control y una memoria local . La sección de cálculo realizó aritmética escalar, de coma flotante y vectorial de 64 bits . La sección de control proporcionó búferes de instrucciones, funciones de administración de memoria y un reloj en tiempo real . Se incorporaron 16 kpalabras (128 kbytes) de memoria local de alta velocidad en cada procesador de fondo para su uso como memoria temporal temporal. [29]
La memoria común consistía en CMOS SRAM de silicio , organizada en octantes de 64 bancos cada uno, con hasta ocho octantes posibles. El tamaño de la palabra era de 64 bits más ocho bits de corrección de errores , y el ancho de banda total de la memoria se calculó en 128 gigabytes por segundo. [30]
Diseño de CPU
Al igual que con los diseños anteriores, el núcleo del Cray-3 constaba de varios módulos , cada uno de los cuales contenía varias placas de circuito repletas de piezas. Para aumentar la densidad, los chips de GaAs individuales no se empaquetaron , sino que se montaron varios directamente con unión de oro ultrasónica a una placa de aproximadamente 1 pulgada (25 mm) cuadrada. Luego, las placas se voltearon y se acoplaron a una segunda placa que lleva el cableado eléctrico, con los cables de esta tarjeta que atraviesan los orificios hasta el lado "inferior" (opuesto a los chips) del portador de chips donde se unieron, por lo tanto, intercalaron el chip entre las dos capas de tablero. Estos submódulos se apilaron en cuatro de profundidad y, como en el Cray-2, se conectaron entre sí para hacer un circuito 3D. [21]
A diferencia del Cray-2, los módulos Cray-3 también incluían conectores de borde . Dieciséis submódulos de este tipo se conectaron juntos en una matriz de 4 × 4 para hacer un solo módulo que mide 121 por 107 por 7 milímetros (4,76 pulgadas × 4,21 pulgadas × 0,28 pulgadas). Incluso con este empaquetado avanzado, la densidad del circuito era baja incluso para los estándares de la década de 1990, en aproximadamente 96,000 puertas por pulgada cúbica. [31] Las CPU modernas ofrecen recuentos de puertas de millones por pulgada cuadrada, y el cambio a circuitos 3D todavía se estaba considerando a partir de 2017.[actualizar]. [32]
Luego, se apilaron y conectaron 32 módulos de este tipo con una masa de cables de par trenzado en un solo procesador. El tiempo de ciclo básico fue 2,11 ns, o 474 MHz, lo que permitió que cada procesador alcanzara aproximadamente 0,948 GFLOPS y una máquina de 16 procesadores un teórico 15,17 GFLOP. La clave del alto rendimiento fue el acceso de alta velocidad a la memoria principal, lo que permitió que cada proceso se disparara hasta 8 GB / s. [33]
Diseño mecanico
Los módulos se mantuvieron juntos en un chasis de aluminio conocido como "ladrillo". Los ladrillos se sumergieron en flúor líquido para enfriarlos, como en el Cray-2. Un sistema de cuatro procesadores con 64 módulos de memoria disipó aproximadamente 88 kW de potencia. [21] Todo el sistema de cuatro procesadores tenía aproximadamente 510 mm (20 pulgadas) de alto y de adelante hacia atrás, y un poco más de 0,61 m (2 pies) de ancho. [34]
Para sistemas con hasta cuatro procesadores, el ensamblaje del procesador se colocó debajo de una cubierta de acrílico bronceado translúcido en la parte superior de un gabinete de 42 pulgadas (1,1 m) de ancho, 28 pulgadas (0,71 m) de profundidad y 50 pulgadas (1,3 m) de alto, [34 ] con la memoria debajo, y luego las fuentes de alimentación y los sistemas de enfriamiento en la parte inferior. El sistema de ocho y 16 procesadores se habría alojado en un gabinete octagonal más grande. Con todo, el Cray-3 era considerablemente más pequeño que el Cray-2, en sí mismo relativamente pequeño en comparación con otras supercomputadoras. [34]
Además del gabinete del sistema, un sistema Cray-3 también necesitaba uno o dos (dependiendo del número de procesadores) módulos de control del sistema (o "C-Pods"), 52,5 pulgadas (1,33 m) cuadrados y 55,3 pulgadas (1,40 m) de altura, que contiene equipos de control de potencia y refrigeración. [34]
Configuraciones del sistema
Se especificaron oficialmente las siguientes configuraciones posibles de Cray-3: [35]
Nombre | CPU | Memoria (Mwords) | Módulos de E / S |
---|---|---|---|
Cray-3 / 1-256 | 1 | 256 | 1 |
Cray-3 / 2-256 | 2 | 256 | 1 |
Cray-3 / 4-512 | 4 | 512 | 3 |
Cray-3 / 4-1024 | 4 | 1024 | 3 |
Cray-3 / 4-2048 | 4 | 2048 | 3 |
Cray-3 / 8-1024 | 8 | 1024 | 7 |
Cray-3 / 8-2048 | 8 | 2048 | 7 |
Cray-3 / 16-2048 | dieciséis | 2048 | 15 |
Software
El Cray-3 ejecutó el sistema operativo de Colorado Springs ( CSOS ) que se basó en la versión 5.0 del sistema operativo UNICOS de Cray Research . Una diferencia importante entre CSOS y UNICOS fue que CSOS se transfirió al estándar C con todas las extensiones de PCC que se usaron en UNICOS eliminadas. [36]
Gran parte del software disponible en Cray-3 se derivó de Cray Research e incluyó, por ejemplo, el sistema X Window , vectorización de compiladores FORTRAN y C , NFS y una pila TCP / IP . [37] [36]
Referencias
Citas
- ^ "Informe anual de 1994 de la CCC" .
- ^ "Obituario - Seymour Cray, padre de la supercomputación" . Archivado desde el original el 7 de mayo de 2008.
- ↑ a b c d Trew , 2012 , p. 245.
- ↑ a b MacKenzie 1998 , p. 141.
- ^ MacKenzie 1998 , p. 153.
- ^ a b Lecturas 2000 , p. 10.
- ↑ a b Trew , 2012 , p. 246.
- ^ MacKenzie 1998 , págs. 153-154.
- ^ Lecturas de 2000 , p. 9.
- ↑ a b MacKenzie 1998 , p. 154.
- ^ Peltz, James (23 de enero de 1990). "Venta de negociación de lógica GigaBit con computadoras Cray" . Los Angeles Times .
- ^ "CRAY COMPUTER CORPORATION, formulario 8-K, informe actual, fecha de presentación 26 de marzo de 1996" . secdatabase.com . Consultado el 14 de mayo de 2018 .
- ^ Murray 1997 , p. 195.
- ^ Trew 2012 , p. 243.
- ^ MacKenzie 1998 , págs. 154-155.
- ^ a b "Director ejecutivo dimite en Cray Computer" . The New York Times . 17 de abril de 1992.
- ^ Murray 1997 , p. 190.
- ^ "Cray Computer está retrasado" . The New York Times . 17 de diciembre de 1991.
- ^ "Cray pierde solo pedido de producto" . The New York Times . 24 de diciembre de 1991.
- ^ a b "El fin de la guerra fría golpea a Cray Computer" . The New York Times . 21 de febrero de 1992.
- ↑ a b c Lester, 1993 .
- ^ Anthes, Gary (1 de agosto de 1994). "El laboratorio de investigación mide una gran cantidad de supercomputadoras" . Computerworld . pag. 55.
- ^ "CRAY-3 (lobo gris): 1993-1995" . Galería de supercomputadoras SCD . Archivado desde el original el 10 de octubre de 2016 . Consultado el 20 de octubre de 2016 .
- ^ "Seymore R. Cray" . Computerworld . 18 de julio de 1994. pág. 20.
- ^ Stedman, Craig (3 de abril de 1995). "Cray Computer termina su búsqueda" . Computerworld . pag. 32.
- ^ Wobst, Reinhard (2007). Criptología desbloqueada . John Wiley e hijos. pag. 150 .
- ^ a b Allen, Michael (1998). "Empujar el hierro grande: los problemas de Seymour Cray reflejan tiempos difíciles para las supercomputadoras" . Wall Street Journal . Archivado desde el original el 17 de marzo de 2012.
- ^ Folleto 1993 , p. 6.
- ^ Folleto 1993 , p. 4.
- ^ Folleto 1993 , p. 5.
- ^ Folleto 1993 , p. 8.
- ^ Newman, Jared (5 de mayo de 2011). "Transistor 3D de Intel: por qué es importante" . PCWorld .
- ^ van der Steen, Aad (14 de noviembre de 1995). "Breve descripción de arquitecturas en el TOP500: The Cray Computer Corporation Cray-3" . TOP500 . Archivado desde el original el 28 de marzo de 2012.
- ^ a b c d Folleto 1993 , p. 15.
- ^ Folleto 1993 , p. 10.
- ^ a b Manual de introducción al software CRAY-3 (PDF) . Cray Computer Corporation. 1991.
- ^ Folleto 1993 , p. 14.
Bibliografía
- Sistemas de supercomputación CRAY-3 (PDF) (folleto). Cray Computer Corporation. 1993.
- Hill y todos, Mark Donald (2000). Lecturas en arquitectura informática . Publicaciones profesionales del Golfo. ISBN 9781558605398.
- Lester, Lynda (junio de 1993). "La fabricación de un CRAY-3" . Novena conferencia de usuarios de SCD . Archivado desde el original el 30 de junio de 2007.
- MacKenzie, Donald (1998). Conociendo las máquinas: ensayos sobre el cambio técnico . Prensa del MIT. ISBN 9780262631884.
- Murray, Charles (1997). Los Superhombres: la historia de Seymour Cray y los magos técnicos detrás de la supercomputadora . John Wiley.
- Trew, Arthur (2012). "Supercomputadoras vectoriales: nunca es demasiado tarde para paralelizar" . En Trew, Arthur; Wilson, Greg (eds.). Pasado, presente, paralelo: un estudio de los sistemas informáticos paralelos disponibles . Springer Science & Business. pag. 245. ISBN 9781447118428.
enlaces externos
- Módulos Cray-3 de Digibarn
- Preguntas frecuentes sobre las computadoras Cray Research y Cray, parte 2
- Conjuntos de instrucciones Cray-2 y −3 ( archivados)