La verificación de tiempo dinámico se refiere a verificar que un diseño ASIC sea lo suficientemente rápido para ejecutarse sin errores a la frecuencia de reloj objetivo. Esto se logra simulando los archivos de diseño utilizados para sintetizar el diseño del circuito integrado (IC). Esto contrasta con el análisis de tiempo estático , que tiene un objetivo similar al de la verificación de tiempo dinámico, excepto que no requiere simular la funcionalidad real del IC. [1]
Los aficionados a menudo realizan un tipo de verificación de tiempo dinámico cuando aceleran las CPU en sus computadoras para encontrar la velocidad de reloj más rápida a la que pueden ejecutar la CPU sin errores. Este es un tipo de verificación de tiempo dinámico que se realiza después de que se fabrica el silicio. En el campo del diseño de ASIC, esta verificación de temporización se realiza preferiblemente antes de fabricar el IC para asegurarse de que el IC funciona en las condiciones requeridas antes de la producción en masa del IC. [1]