Sistema de conmutación electrónica número uno


El sistema de conmutación electrónica número uno ( 1ESS ) fue la primera central telefónica o sistema de conmutación electrónica de control de programa almacenado (SPC) a gran escala en Bell System . Fue fabricado por Western Electric y puesto en servicio por primera vez en Succasunna , Nueva Jersey , en mayo de 1965. [1] El tejido de conmutación estaba compuesto por una matriz de relés de lengüeta controlada por relés de resorte de alambre que a su vez estaban controlados por una unidad central de procesamiento ( UPC).

El interruptor de la oficina central 1AESS era una actualización de mayor capacidad compatible con enchufes de 1ESS con un procesador 1A más rápido que incorporaba el conjunto de instrucciones existente para la compatibilidad de programación y usaba interruptores remreed más pequeños , menos relés y almacenamiento en disco destacado . [2] Estuvo en servicio desde 1976 hasta 2017.

El plan de tejido de conmutación de voz era similar al del conmutador 5XB anterior, ya que era bidireccional y utilizaba el principio de devolución de llamada. [ aclaración necesaria ] [ cita requerida ] Sin embargo, los conmutadores de matriz de acceso total más grandes (las cuadrículas de línea 12A tenían acceso parcial) en el sistema eran 8x8 en lugar de 10x10 o 20x16. Por lo tanto, requerían ocho etapas en lugar de cuatro para lograr grupos de unión lo suficientemente grandes en una oficina grande. Dado que los puntos de cruce son más caros en el nuevo sistema pero los interruptores son más baratos, el costo del sistema se minimizó con menos puntos de cruce organizados en más interruptores. El tejido se dividió en Redes de Línea yRedes troncales de cuatro etapas, y parcialmente plegadas para permitir la conexión línea a línea o troncal a troncal sin exceder las ocho etapas de conmutación.

La implementación tradicional de un interruptor de expansión mínima sin bloqueo capaz de conectar clientes de entrada con clientes de salida simultáneamente, con las conexiones iniciadas en cualquier orden, la matriz de conexión se escaló en . Siendo esto poco práctico, la teoría estadística se usa para diseñar hardware que puede conectar la mayoría de las llamadas y bloquear otras cuando el tráfico excede la capacidad de diseño. Estos interruptores de bloqueo son los más comunes en las centrales telefónicas modernas. Por lo general, se implementan como estructuras de conmutación más pequeñas en cascada. En muchos, un aleatorizadorse utiliza para seleccionar el inicio de un camino a través de la estructura multietapa para que se puedan obtener las propiedades estadísticas predichas por la teoría. Además, si el sistema de control puede reorganizar el enrutamiento de las conexiones existentes cuando llega una nueva conexión, una matriz completa sin bloqueos requiere menos puntos de conmutación.

Cada red de línea (LN) o red troncal (TN) de cuatro etapas se dividió en tramas de conmutación de unión (JSF) y tramas de conmutación de línea (LSF) en el caso de una red de línea, o tramas de conmutación troncal (TSF) en el caso de una red troncal. Los enlaces se designaron A, B, C y J para Junctor. A Los enlaces eran internos a LSF o TSF; Los enlaces B conectaban LSF o TSF a JSF, C eran internos a JSF y los enlaces J o Junctors se conectaban a otra red en el intercambio.

Todos los JSF tenían una relación de concentración unitaria, es decir, el número de enlaces B dentro de la red era igual al número de empalmes con otras redes. La mayoría de los LSF tenían una relación de concentración de línea (LCR) de 4:1; es decir, las líneas eran cuatro veces más numerosas que los enlaces B. En algunas áreas urbanas se utilizó LSF 2:1. Los enlaces B a menudo se multiplicaron para hacer un LCR más alto, como 3: 1 o (especialmente en 1ESS suburbano) 5: 1. Line Networks siempre tuvo 1024 empalmes, dispuestos en 16 cuadrículas que cada uno cambiaba 64 empalmes a 64 enlaces B. Se agruparon cuatro cuadrículas con fines de control en cada uno de los cuatro LJF.


Vista de marcos 1AESS
Tarjeta de memoria para 64 palabras de 44 bits
Cabeza a la vista del Centro de Control Maestro 1AESS