El diseño y la verificación de nivel de sistema electrónico (ESL) es una metodología de diseño electrónico, centrada en preocupaciones de nivel de abstracción superior. El término Electronic System Level o ESL Design fue definido por primera vez por Gartner Dataquest , una empresa de análisis de la industria EDA, el 1 de febrero de 2001. [1] Se define en ESL Design and Verification [2] como: "la utilización de abstracciones con el fin de aumentar la comprensión sobre un sistema y mejorar la probabilidad de una implementación exitosa de la funcionalidad de una manera rentable ".
La premisa básica es modelar el comportamiento de todo el sistema usando un lenguaje de alto nivel como C , C ++ , o usando herramientas de diseño gráfico "basadas en modelos". Están surgiendo lenguajes más nuevos que permiten la creación de un modelo en un nivel superior de abstracción, incluidos lenguajes de diseño de sistemas de propósito general como SysML , así como aquellos que son específicos para el diseño de sistemas embebidos como SMDL y SSDL. La implementación rápida y correcta por construcción del sistema se puede automatizar utilizando herramientas EDA como síntesis de alto nivel y herramientas de software integradas , aunque gran parte de esto se realiza manualmente en la actualidad. ESL también se puede lograr mediante el uso de SystemCcomo lenguaje de modelado abstracto .
ESL es un enfoque establecido en muchas de las principales empresas de diseño de sistemas en un chip (SoC) del mundo y se utiliza cada vez más en el diseño de sistemas . [3] Desde su génesis como una metodología de modelado de algoritmos sin "vínculos con la implementación", ESL está evolucionando hacia un conjunto de metodologías complementarias que permiten el diseño, la verificación y la depuración de sistemas integrados hasta la implementación de hardware y software de sistemas SoC personalizados . -en- FPGA , sistema a bordo y sistemas completos de múltiples placas.
El diseño y la verificación son dos disciplinas distintas dentro de esta metodología. Algunas prácticas son para mantener los dos elementos separados, mientras que otras abogan por una integración más estrecha entre el diseño y la verificación. [4]
Diseño
Ya sea ESL u otros sistemas, el diseño se refiere al "diseño concurrente de las partes de hardware y software de un producto electrónico". [5]
Herramientas
Hay varios tipos de herramientas EDA que se utilizan para el diseño de ESL. El componente clave es la Plataforma Virtual, que es esencialmente un simulador. La plataforma virtual más comúnmente admite el modelado a nivel de transacción (TLM), donde las operaciones de un componente sobre otro se modelan con una llamada de método simple entre los objetos que modelan cada componente. Esta abstracción proporciona una velocidad considerable sobre el modelado con precisión de ciclo, ya que miles de eventos a nivel de red en el sistema real pueden representarse simplemente pasando un puntero, por ejemplo, para modelar que se ha recibido un paquete Ethernet, se utiliza a menudo SystemC.
Otras herramientas admiten la importación y exportación o la intercomunicación con componentes modelados en otros niveles de abstracción. Por ejemplo, un componente RTL puede convertirse en un modelo SystemC usando VtoC [6] o Verilator. Y High Level Synthesis se puede utilizar para convertir modelos C de un componente en una implementación RTL.
Verificación
En el diseño y la verificación de ESL, las pruebas de verificación se utilizan para demostrar la integridad del diseño del sistema o dispositivo. Pueden aplicarse numerosas técnicas de verificación; Estos métodos de prueba generalmente se modifican o personalizan para adaptarse mejor al sistema o dispositivo que se está probando. Los métodos comunes de verificación de ESL incluyen, pero no se limitan a: [7]
- Arquitectura modular
- Generación de estímulos aleatorios restringidos
- Inyección de error
- Entornos de simulación completos
La verificación a menudo la proporciona el diseñador del sistema / dispositivo, pero en muchos casos, se requiere una verificación independiente adicional.
Desafíos y críticas
Se han planteado algunas críticas al diseño y la verificación de ESL. Estos incluyen demasiado enfoque en lenguajes basados en C y desafíos en la representación de procesos paralelos. [8] También se puede argumentar que el diseño y la verificación de ESL es un subconjunto de verificación y validación .
Ver también
- Síntesis de alto nivel
- Verificación de alto nivel
- Automatización de diseño electrónico
- Diseño basado en plataforma
- Diseño de circuito integrado
- Nivel de transferencia de registro
- Lenguaje de especificación de propiedad
- Prototipos virtuales
- SystemC
- SystemC AMS
- Ingeniería de Sistemas
- SystemVerilog
- Modelado a nivel de transacción (TLM)
Referencias
- ^ La información y los resultados de 'El diseño a nivel de sistema merece una mirada más cercana: la complejidad de los diseños actuales requiere el nivel de sistema. Sin embargo, el desarrollo de herramientas EDA se está quedando atrás de las necesidades de las empresas de sistemas y semiconductores, y las herramientas EDA deben proporcionar soporte. (Artículo de portada) '| AccessMyLibrary: promoción de la defensa de las bibliotecas . AccessMyLibrary. Consultado el 10 de agosto de 2013.
- ^ Brian Bailey, Grant Martin y Andrew Piziali, Diseño y verificación de ESL: una receta para la metodología de nivel de sistema electrónico . Morgan Kaufmann / Elsevier , 2007.
- ^ Adamov, Alexander (2007). "Modelos de nivel de sistema electrónico para la verificación funcional del sistema en chip". 2007 IX Congreso Internacional - La experiencia de diseño y aplicaciones de sistemas CAD en microelectrónica . Sistemas CAD en Microelectrónica. págs. 348–350. doi : 10.1109 / CADSM.2007.4297576 .
- ^ Moretti, Gabe. "El diseño y la verificación necesitan una relación más estrecha" . Diseño de chips Mag .
- ^ Perrier, Vincent. "Una mirada al interior del diseño de nivel de sistema electrónico (ESL)" .
- ^ Stoy, William. "Uso de VTOC para ingeniería concurrente de SoC grande: un estudio de caso del mundo real" (PDF) .
- ^ "Verificación independiente" . Verificación y diseño de New Wave .
- ^ "Explicación de ESL" . Instrumentos Nacionales .
Otras lecturas
- Alice C. Parker ; Yosef Tirat-Gefen; Suhrid A. Wadekar (2007). "Diseño a nivel de sistema". En Wai-Kai Chen (ed.). El manual de VLSI (2ª ed.). Prensa CRC. ISBN 978-0-8493-4199-1. Capítulo 76.
- Brian Bailey; Grant Martin (2010). Modelos de ESL y su aplicación: diseño y verificación a nivel de sistema electrónico en la práctica . Saltador. ISBN 978-1-4419-0964-0.
- Frank Rogin; Rolf Drechsler (2010). Depuración a nivel de sistema electrónico . Saltador. ISBN 978-90-481-9254-0.
- Liming Xiu (2007). Metodología de diseño de circuitos VLSI desmitificada: una taxonomía conceptual . Wiley-IEEE. ISBN 978-0-470-12742-1.