AMD Excavator Family 15h es una microarquitectura desarrollada por AMD para suceder a Steamroller Family 15h para su uso en procesadores AMD APU y CPU normales. El 12 de octubre de 2011, AMD reveló que Excavator era el nombre en clave del núcleo derivado de Bulldozer de cuarta generación .
Información general | |
---|---|
Lanzado | 2015 |
Fabricante (s) común (es) | |
Arquitectura y clasificación | |
Min. tamaño de la característica | Silicio a granel de 28 nm (GF28A) [1] |
Conjunto de instrucciones | AMD64 ( x86-64 ) |
Especificaciones físicas | |
Enchufe (s) |
|
Productos, modelos, variantes | |
Nombre (s) principal |
|
Historia | |
Predecesor | Apisonadora - Familia 15h (3.a generación) |
Sucesor | zen |
La APU basada en excavadoras para aplicaciones principales se llama Carrizo y se lanzó en 2015. [2] [3] La APU Carrizo está diseñada para cumplir con HSA 1.0 . [4] También se produjo una variante de CPU y APU basada en Excavator llamada Toronto para los mercados de servidores y empresas. [5]
Excavator fue la revisión final de la familia "Bulldozer" , con dos nuevas microarquitecturas que reemplazaron a Excavator un año después. [6] [7] Excavator fue reemplazada por la arquitectura Zen x86-64 a principios de 2017. [8] [9]
Arquitectura
El excavador agregó soporte de hardware para nuevas instrucciones como AVX2 , BMI2 y RDRAND . [10] La excavadora está diseñada con bibliotecas de alta densidad (también conocidas como "Delgadas") que normalmente se utilizan en las GPU para reducir el consumo de energía eléctrica y el tamaño de la matriz, lo que aumenta un 30 por ciento el uso eficiente de la energía . [11] Excavator puede procesar hasta un 15% más de instrucciones por reloj en comparación con el Steamroller de núcleo anterior de AMD. [12]
Funciones y ASIC
La siguiente tabla muestra las características de las APU de AMD (consulte también: Lista de unidades de procesamiento acelerado de AMD ).
Nombre clave | Servidor | Básico | Toronto | |||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
Micro | Kioto | |||||||||||||||||||
Escritorio | Actuación | Renoir | Cezanne | |||||||||||||||||
Convencional | Llano | Trinidad | Richland | Kaveri | Actualización de Kaveri (Godavari) | Carrizo | Bristol Ridge | Cuervo Ridge | Picasso | |||||||||||
Entrada | ||||||||||||||||||||
Básico | Kabini | |||||||||||||||||||
Móvil | Actuación | Renoir | Cezanne | |||||||||||||||||
Convencional | Llano | Trinidad | Richland | Kaveri | Carrizo | Bristol Ridge | Cuervo Ridge | Picasso | ||||||||||||
Entrada | Dalí | |||||||||||||||||||
Básico | Desna, Ontario, Zacate | Kabini, Temash | Beema, Mullins | Carrizo-L | Stoney Ridge | |||||||||||||||
Incorporado | Trinidad | Águila calva | Halcón Merlín , Halcón Marrón | Gran búho cornado | Halcón gris | Ontario, Zacate | Kabini | Águila de estepa , águila coronada , familia LX | Halcón de la pradera | Cernícalo con bandas | ||||||||||
Plataforma | Potencia alta, estándar y baja | Potencia baja y ultrabaja | ||||||||||||||||||
Liberado | Ago. De 2011 | Octubre de 2012 | Junio de 2013 | Ene. De 2014 | 2015 | Junio de 2015 | Junio de 2016 | Oct. De 2017 | Ene. De 2019 | Mar. De 2020 | Enero de 2021 (móvil); Abril de 2021 (escritorio) [1] | Ene. De 2011 | Mayo 2013 | Abr. De 2014 | Mayo de 2015 | Febrero de 2016 | Abr. De 2019 | |||
Microarquitectura de CPU | K10 | Piledriver | Aplanadora | Excavador | " Excavadora + " [13] | zen | Zen + | Zen 2 | Zen 3 | Gato montés | Jaguar | Puma | Puma + [14] | " Excavadora + " | zen | |||||
ES UN | x86-64 | x86-64 | ||||||||||||||||||
Enchufe | Escritorio | Gama alta | N / A | N / A | ||||||||||||||||
Convencional | N / A | AM4 | ||||||||||||||||||
Entrada | FM1 | FM2 | FM2 + [a] | N / A | ||||||||||||||||
Básico | N / A | N / A | AM1 | N / A | ||||||||||||||||
Otro | FS1 | FS1 + , FP2 | FP3 | FP4 | FP5 | FP6 | FT1 | FT3 | FT3b | FP4 | FP5 | |||||||||
Versión PCI Express | 2.0 | 3,0 | 2.0 | 3,0 | ||||||||||||||||
Fabuloso ( nm ) | GF 32SHP ( HKMG SOI ) | GF 28SHP (HKMG a granel) | GF 14LPP ( FinFET a granel) | GF 12LP (FinFET a granel) | TSMC N7 (FinFET a granel) | TSMC N40 (a granel) | TSMC N28 (HKMG a granel) | GF 28SHP (HKMG a granel) | GF 14LPP ( FinFET a granel) | |||||||||||
Área de matriz (mm 2 ) | 228 | 246 | 245 | 245 | 250 | 210 [15] | 156 | 156 | 75 (+ 28 FCH ) | 107 | ? | 125 | 149 | |||||||
TDP mínimo (W) | 35 | 17 | 12 | 10 | 4.5 | 4 | 3,95 | 10 | 6 | |||||||||||
Max APU TDP (W) | 100 | 95 | sesenta y cinco | 18 | 25 | |||||||||||||||
Reloj base de APU de stock máx. (GHz) | 3 | 3.8 | 4.1 | 4.1 | 3,7 | 3.8 | 3.6 | 3,7 | 3.8 | 3.9 | 1,75 | 2.2 | 2 | 2.2 | 3.2 | 3.3 | ||||
Máx. De APU por nodo [b] | 1 | 1 | ||||||||||||||||||
Número máximo de núcleos de CPU [c] por APU | 4 | 8 | 2 | 4 | 2 | |||||||||||||||
Número máximo de subprocesos por núcleo de CPU | 1 | 2 | 1 | 2 | ||||||||||||||||
Estructura entera | 3 + 3 | 2 + 2 | 4 + 2 | 4 + 2 + 1 | 4 + 2 + 1 | 1 + 1 + 1 + 1 | 2 + 2 | 4 + 2 | ||||||||||||
i386, i486, i586, CMOV, NOPL, i686, PAE , NX bit , CMPXCHG16B, AMD-V , RVI , ABM y LAHF / SAHF de 64 bits | ||||||||||||||||||||
IOMMU [d] | N / A | |||||||||||||||||||
BMI1 , AES-NI , CLMUL y F16C | N / A | |||||||||||||||||||
MOVBE | N / A | |||||||||||||||||||
AVIC , BMI2 y RDRAND | N / A | |||||||||||||||||||
ADX , SHA , RDSEED , SMAP , SMEP , XSAVEC, XSAVES, XRSTORS, CLFLUSHOPT y CLZERO | N / A | N / A | ||||||||||||||||||
WBNOINVD, CLWB, RDPID, RDPRU y MCOMMIT | N / A | N / A | ||||||||||||||||||
FPU por núcleo | 1 | 0,5 | 1 | 1 | 0,5 | 1 | ||||||||||||||
Tubos por FPU | 2 | 2 | ||||||||||||||||||
Ancho de la tubería FPU | 128 bits | 256 bits | 80 bits | 128 bits | ||||||||||||||||
Conjunto de instrucciones de CPU Nivel SIMD | SSE4a [e] | AVX | AVX2 | SSSE3 | AVX | AVX2 | ||||||||||||||
3D¡Ahora! | 3DNow! + | N / A | N / A | |||||||||||||||||
PREFETCH / PREFETCHW | ||||||||||||||||||||
FMA4 , LWP, TBM y XOP | N / A | N / A | N / A | N / A | ||||||||||||||||
FMA3 | ||||||||||||||||||||
Caché de datos L1 por núcleo (KiB) | 64 | dieciséis | 32 | 32 | ||||||||||||||||
L1 caché de datos asociatividad (formas) | 2 | 4 | 8 | 8 | ||||||||||||||||
Cachés de instrucción L1 por núcleo | 1 | 0,5 | 1 | 1 | 0,5 | 1 | ||||||||||||||
Caché máximo de instrucciones L1 total de APU (KiB) | 256 | 128 | 192 | 256 | 512 | 64 | 128 | 96 | 128 | |||||||||||
L1 caché de instrucciones asociatividad (formas) | 2 | 3 | 4 | 8 | 2 | 3 | 4 | |||||||||||||
Cachés L2 por núcleo | 1 | 0,5 | 1 | 1 | 0,5 | 1 | ||||||||||||||
Caché L2 total de APU máx. (MiB) | 4 | 2 | 4 | 1 | 2 | 1 | ||||||||||||||
Caché L2 asociatividad (formas) | dieciséis | 8 | dieciséis | 8 | ||||||||||||||||
Caché L3 total de APU (MiB) | N / A | 4 | 8 | N / A | 4 | |||||||||||||||
APU caché L3 asociatividad (formas) | dieciséis | dieciséis | ||||||||||||||||||
Esquema de caché L3 | Víctima | N / A | Víctima | Víctima | ||||||||||||||||
Soporte máximo de DRAM de stock | DDR3-1866 | DDR3-2133 | DDR3-2133 , DDR4-2400 | DDR4-2400 | DDR4-2933 | DDR4-3200 , LPDDR4-4266 | DDR3L-1333 | DDR3L-1600 | DDR3L-1866 | DDR3-1866 , DDR4-2400 | DDR4-2400 | |||||||||
Max DRAM canales por APU | 2 | 1 | 2 | |||||||||||||||||
Ancho de banda máximo de DRAM (GB / s) por APU | 29.866 | 34.132 | 38.400 | 46.932 | 68.256 | ? | 10.666 | 12.800 | 14.933 | 19.200 | 38.400 | |||||||||
Microarquitectura de GPU | TeraScale 2 (VLIW5) | TeraScale 3 (VLIW4) | GCN de segunda generación | GCN de 3.ª generación | GCN 5.ª generación [16] | TeraScale 2 (VLIW5) | GCN de segunda generación | GCN de 3.ª generación [16] | GCN 5.a generación | |||||||||||
Conjunto de instrucciones de GPU | Conjunto de instrucciones TeraScale | Conjunto de instrucciones GCN | Conjunto de instrucciones TeraScale | Conjunto de instrucciones GCN | ||||||||||||||||
Reloj base máximo de la GPU (MHz) | 600 | 800 | 844 | 866 | 1108 | 1250 | 1400 | 2100 | 2000 | 538 | 600 | ? | 847 | 900 | 1200 | |||||
GFLOPS base de GPU en stock máx. [F] | 480 | 614,4 | 648,1 | 886,7 | 1134,5 | 1760 | 1971.2 | 2150.4 | ? | 86 | ? | ? | ? | 345,6 | 460,8 | |||||
Motor 3D [g] | Hasta 400: 20: 8 | Hasta 384: 24: 6 | Hasta 512: 32: 8 | Hasta 704: 44: 16 [17] | Hasta 512: 32: 8 | 80: 8: 4 | 128: 8: 4 | Hasta 192:?:? | Hasta 192:?:? | |||||||||||
IOMMUv1 | IOMMUv2 | IOMMUv1 | ? | IOMMUv2 | ||||||||||||||||
Decodificador de video | UVD 3.0 | UVD 4.2 | UVD 6.0 | VCN 1.0 [18] | VCN 2.0 [19] | UVD 3.0 | UVD 4.0 | UVD 4.2 | UVD 6.0 | UVD 6,3 | VCN 1.0 | |||||||||
Codificador de video | N / A | VCE 1.0 | VCE 2.0 | VCE 3.1 | N / A | VCE 2.0 | VCE 3.1 | |||||||||||||
Movimiento fluido AMD | ||||||||||||||||||||
Ahorro de energía de la GPU | PowerPlay | PowerTune | PowerPlay | PowerTune [20] | ||||||||||||||||
TrueAudio | N / A | [21] | N / A | |||||||||||||||||
FreeSync | 1 2 | 1 2 | ||||||||||||||||||
HDCP [h] | ? | 1.4 | 1,4 2,2 | ? | 1.4 | 1,4 2,2 | ||||||||||||||
PlayReady [h] | N / A | 3.0 todavía no | N / A | 3.0 todavía no | ||||||||||||||||
Pantallas compatibles [i] | 2-3 | 2-4 | 3 | 3 (escritorio) 4 (móvil, integrado) | 4 | 2 | 3 | 4 | ||||||||||||
/drm/radeon [j] [23] [24] | N / A | N / A | ||||||||||||||||||
/drm/amdgpu [j] [25] | N / A | [26] | N / A | [26] |
- ^ Para modelos de excavadoras FM2 +: A8-7680, A6-7480 y Athlon X4 845.
- ^ Una PC sería un nodo.
- ^ Una APU combina una CPU y una GPU. Ambos tienen núcleos.
- ^ Requiere soporte de firmware.
- ^ Sin SSE4. Sin SSSE3.
- ^ El rendimiento de precisión simple se calcula a partir de la velocidad del reloj del núcleo base (o impulso) en función de unaoperación FMA .
- ^ Sombreadores unificados : unidades de mapeo de texturas : unidades de salida de renderizado
- ^ a b Para reproducir contenido de video protegido, también se requiere compatibilidad con la tarjeta, el sistema operativo, el controlador y la aplicación. También se necesita una pantalla HDCP compatible para esto. HDCP es obligatorio para la salida de ciertos formatos de audio, lo que impone restricciones adicionales a la configuración multimedia.
- ^ Para alimentar más de dos pantallas, los paneles adicionales deben tenercompatibilidadnativa con DisplayPort . [22] Como alternativa, se pueden emplear adaptadores DisplayPort a DVI / HDMI / VGA activos.
- ^ a b DRM ( Direct Rendering Manager ) es un componente del kernel de Linux. El soporte en esta tabla se refiere a la versión más actual.
Procesadores
Líneas APU
Hay tres líneas de APU anunciadas o lanzadas:
- Presupuesto y mercados principales (escritorio y móvil): APU Carrizo
- Las APU móviles de Carrizo se lanzaron en 2015 basadas en núcleos Excavator x86 y con una arquitectura de sistema heterogénea para compartir tareas integradas entre CPU y GPU, lo que permite que una GPU realice funciones de cómputo, lo que, según se afirma, proporciona mayores aumentos de rendimiento que reducir el tamaño de la función solo. [4]
- Las APU de escritorio Carrizo se lanzaron en 2018. El producto principal (A8-7680) tiene 4 núcleos Excavator y una GPU basada en la arquitectura GCN1.2. Además, también se lanza una APU de nivel de entrada (A6-7480) con 2 núcleos de excavadora.
- Mercados económicos y convencionales (computadoras de escritorio y dispositivos móviles): Bristol Ridge y Stoney Ridge (para computadoras portátiles de nivel de entrada), APU [27]
- Las APU de Bristol Ridge utilizan socket AM4 y RAM DDR4
- Las APU de Bristol Ridge tienen hasta 4 núcleos de CPU de excavadora y hasta 8 núcleos de GPU GCN de tercera generación
- Hasta un 20% de aumento del rendimiento de la CPU con respecto a Carrizo
- TDP de 15 W a 65 W, 15 a 35 W para dispositivos móviles
- Mercados de empresas y servidores: APU de Toronto
- La APU de Toronto para los mercados de servidores y empresas presentaba cuatro módulos de núcleo de CPU de excavadora x86 y un núcleo de GPU integrado de Volcanic Islands .
- Los núcleos de excavadora tienen una mayor ventaja con IPC que Steamroller . La mejora es del 4 al 15%.
- Soporte para HSA / hUMA , DDR3 / DDR4 , PCIe 3.0 , GCN 1.2 [4] [5] [9]
- La APU de Toronto estaba disponible en variantes BGA y SoC . La variante SoC tenía el Southbridge en el mismo dado que la APU para ahorrar espacio y energía y optimizar las cargas de trabajo.
- Un sistema completo con una APU de Toronto tendría un uso máximo de energía de 70 W. [5]
Líneas de CPU Desktop
No hay planes para las arquitecturas Steamroller ( Bulldozer de tercera generación ) o Excavator (Bulldozer de cuarta generación) en plataformas de escritorio de alta gama.
Excavator CPU for Desktop anunciado el 2 de febrero de 2016, llamado Athlon X4 845. [28] En 2017, se lanzaron tres CPU de escritorio más (Athlon X4 9x0). Vienen en Socket AM4, con un TDP de 65W. De hecho, son APU con sus núcleos gráficos desactivados.
Marca Nombre | Modelo Número | Código Nombre | Frec. (GHz) | Núcleos | TDP (W) | Enchufe | Cache | PCI Express 3.0 | IPC relativo | Bloqueado | ||
---|---|---|---|---|---|---|---|---|---|---|---|---|
Base | Turbo | L1D | L2 | |||||||||
Athlon X4 | 845 | Carrizo | 3,5 | 3.8 | 4 | sesenta y cinco | FM2 + | 4x 32 KB | 2x 1 MB | x8 | 1.0 | sí |
940 | Bristol Ridge | 3.2 | 3.6 | AM4 | x16 | 1.1 | No | |||||
950 | 3,5 | 3.8 | ||||||||||
970 | 3.8 | 4.0 |
Líneas de servidor
Las hojas de ruta de AMD Opteron para 2015 muestran la APU Toronto basada en Excavator y la CPU Toronto destinada a aplicaciones de clúster de 1 procesador (1P): [5]
- Para clústeres de servicios empresariales y web de 1P:
- Toronto CPU: arquitectura de excavadora x86 de cuatro núcleos
- planes para la CPU de Cambridge : núcleo AArch64 de 64 bits
- Para clústeres de medios y cómputo 1P:
- APU de Toronto : arquitectura de excavadora x86 de cuatro núcleos
- Para servidores 2P / 4P:
- CPU Varsovia - Piledriver x86 de 12/16 núcleos (Bulldozer de segunda generación) ( Opteron 6338P y 6370P )
- no hay planes para arquitecturas Steamroller ( Bulldozer de tercera generación ) o Excavator (Bulldozer de cuarta generación) en plataformas multiprocesador de alta gama
Referencias
- ^ http://www.extremetech.com/computing/176919-amd-leak-confirms-that-excavator-apu-will-be-28nm-and-that-some-production-is-moving-back-to-globalfoundries
- ^ Reynolds, Sam (31 de octubre de 2013). "Nuevos detalles confirmados sobre la alineación de APU 2014 de AMD, Kaveri retrasado" . Vr-zone.com . Consultado el 24 de noviembre de 2013 .
- ^ "AMD actualiza la hoja de ruta del producto para 2014 y 2015" . Digitimes.com. 26 de agosto de 2013 . Consultado el 24 de noviembre de 2013 .
- ^ a b c Hachman, Mark (21 de noviembre de 2014). "AMD revela la APU 'Carrizo' de gama alta, el primer chip que adopta por completo la audaz tecnología HSA" . PCWorld . Consultado el 15 de enero de 2015 .
- ^ a b c d Mujtaba, Hassan (26 de diciembre de 2013). "Hoja de ruta AMD Opteron revela detalles de la APU de Toronto y Carrizo de próxima generación" . WCCF Tech . Consultado el 15 de enero de 2015 .
- ^ http://www.bit-tech.net/news/hardware/2014/09/11/amd-zen/1
- ^ "Copia archivada" . Archivado desde el original el 13 de mayo de 2014 . Consultado el 22 de mayo de 2014 .Mantenimiento de CS1: copia archivada como título ( enlace )
- ^ Moammer, Khalid (9 de septiembre de 2014). "El núcleo de alto rendimiento x86 de próxima generación de AMD es Zen" . WCCF Tech . Consultado el 15 de enero de 2015 .
- ^ a b Mujtaba, Hassan (5 de mayo de 2014). "AMD anuncia la hoja de ruta 2014-2016 - 20nm Project SkyBridge y K12 64-bit ARM Cores para 2016" . WCCF Tech . Consultado el 15 de enero de 2015 .
- ^ "Arquitectura de AMDs Carrizo detallada y explorada" . Extremetech.com. 2 de junio de 2015 . Consultado el 3 de marzo de 2019 .
- ^ http://www.tomshardware.com/news/Steamroller-High_Density_Libraries-hot-chips-cpu-gpu,17218.html
- ^ http://wccftech.com/amd-carrizo-apu-architecture-hot-chips/
- ^ "AMD anuncia la APU de séptima generación: excavadora mk2 en Bristol Ridge y Stoney Ridge para portátiles" . 31 de mayo de 2016 . Consultado el 3 de enero de 2020 .
- ^ Familia de APU "AMD Mobile" Carrizo "diseñada para brindar un salto significativo en rendimiento y eficiencia energética en 2015" (Comunicado de prensa). 20 de noviembre de 2014 . Consultado el 16 de febrero de 2015 .
- ^ "La Guía de comparación de CPU móviles Rev. 13.0 Página 5: Lista completa de CPU móviles AMD" . TechARP.com . Consultado el 13 de diciembre de 2017 .
- ^ a b "GPU AMD VEGA10 y VEGA11 detectadas en el controlador OpenCL" . VideoCardz.com . Consultado el 6 de junio de 2017 .
- ^ Cutress, Ian (1 de febrero de 2018). "Zen Cores y Vega: Ryzen APU para AM4 - AMD Tech Day en CES: se revela la hoja de ruta 2018, con Ryzen APU, Zen + en 12nm, Vega en 7nm" . Anandtech . Consultado el 7 de febrero de 2018 .
- ^ Larabel, Michael (17 de noviembre de 2017). "El soporte de codificación Radeon VCN aterriza en Mesa 17.4 Git" . Phoronix . Consultado el 20 de noviembre de 2017 .
- ^ Liu, Leo (4 de septiembre de 2020). "Agregar soporte de decodificación Renoir VCN" . Consultado el 11 de septiembre de 2020 .
Tiene el mismo bloque VCN2.x que Navi1x
- ^ Tony Chen; Jason Greaves, "AMD's Graphics Core Next (GCN) Architecture" (PDF) , AMD , consultado el 13 de agosto de 2016
- ^ "Una mirada técnica a la arquitectura Kaveri de AMD" . Semi precisa . Consultado el 6 de julio de 2014 .
- ^ "¿Cómo conecto tres o más monitores a una tarjeta gráfica de las series AMD Radeon ™ HD 5000, HD 6000 y HD 7000?" . AMD . Consultado el 8 de diciembre de 2014 .
- ^ Airlie, David (26 de noviembre de 2009). "DisplayPort compatible con el controlador KMS integrado en el kernel de Linux 2.6.33" . Consultado el 16 de enero de 2016 .
- ^ "Matriz de funciones de Radeon" . freedesktop.org . Consultado el 10 de enero de 2016 .
- ^ Deucher, Alexander (16 de septiembre de 2015). "XDC2015: AMDGPU" (PDF) . Consultado el 16 de enero de 2016 .
- ^ a b Michel Dänzer (17 de noviembre de 2016). "[ANUNCIO] xf86-video-amdgpu 1.2.0" . listas.x.org .
- ^ Cutress, Ian (1 de junio de 2016). "AMD anuncia APU de séptima generación" . Anandtech.com . Consultado el 1 de junio de 2016 .
- ^ Jeff Kampman (2 de febrero de 2016). "AMD pone Excavator en el escritorio con el Athlon X4 845" .